SU1310827A1

SU1310827A1 - Устройство дл сопр жени источника и приемника информации

Info

Publication number: SU1310827A1
Application number: SU843773874A
Authority: SU
Inventors: Вячеслав Алексеевич Безверхний; Леонид Викторович Богданов
Original assignee: Институт Физики Атмосферы Ан Ссср
Priority date: 1984-07-31
Filing date: 1984-07-31
Publication date: 1987-05-15

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано в измерительно-вычислительных комплексах и системах регистрации цифровых потоков информации, например, на магнитные носители. Цель изобретени - повьппение быстродействи . Устройство содержит мультиплексор 1, формирователи 2 и 3 импульсов, коммутатор 4 тактов, буферные пам ти 5 и 6, группу элементов ИЛИ 7, выходной регистр В, триггеры 9-12, элементы ИЛИ 13-16, элементы 17-19. 1 нл. 00 го

Description

1 .13

.Изобретение относитс к вычислительной технике и может быть использовано в измерительно-вычислительных комплексах и системах регистрации цифровых потоков информации, например , на магнитные носители.

Цель изобретени - повышение быстродействи устройства.

На чертеже показана функциональна схема устройства.

Устройство содержит мультиплексор 1, второй и первый формирователи 2 и 3 импульсов, коммутатор 4 тактов, буферные пам ти (БЗУ) 5 и 6, группу элементов ИЛИ 7, выходной регистр 8, триггеры 9-12, элементы ИЛИ 13-16, первый, третий и второй элементы И 17-19. На чертеже показаны также св зи 20-50 между элементами устройства

Начальное состо ние устройства устанавливаетс сигналом Общий сброс на входе 47. При этом в начальное состо ние приводитс мультиплексор 1, БЗУ 5 и 6, сбрасываютс триггеры 9, 10 и 12 и устанавливаетс триггер 11, Уровень О на входе 40 коммутатота 4 разрешает прохождение сигналов с выхода формировател 2 через вход 27 на тактовый вход 34 БЗУ 5 и сигналов с выхода 43 формировател 3 через вход 44 на тактовый вход 35 БЗУ 6. Уровень 1 на выходе 38 разрешает запись информации в БЗУ 5, элементы И 17-20 закрыты . В начальном состо нии устройство открыто дл приема информации по входам 20 и 22.

Устройство работает следующим об-разом.

Каждый сигнал конца преобразовани , поступающий из источника на вход 22, запускает формирователь 2, который вырабатывает серию тактовых сигналов записи информации в БЗУ. Число тактов определ етс разностью (в байтах) входных информационных шин входа 20. Тактовые сигналы с выхода формировател 2 поступают на вход 28 мультиплексора 1 и через вход 27 коммутатора 4 - на вход 34 БЗУ 5.

. По каждому тактовому сигналу, поступившему на вход 28 мультиплексора, происходит опрос входных информационных шин входа 21 и передача соот-. ветствующего байта данных с выхода мультиплексора 1 через вход 29 БЗУ 5. После опроса всех входных

272

информационных шин устройство переходит в режим ожидани следующего синхросигнала на входе 22.

Описанный цикл повтор етс до тех

пор, пока не заполнитс БЗУ 5 и не вьфаботаетс сигнал состо ни Блок данных с выхода 36. Сигнал Блок данных вырабатьгоаетс при записи или чтении информации из последнего адреса БЗУ. По этому сигналу устанавливаетс триггер 10 и,.так как триггер 11 установлен (исходное состо ние ) , то открываетс элемент И 17. По сигналу с его выхода устанавливаетс триггер 9, сбрасьшаетс триггер 10, а через элемент ИЛИ 16 устанавливаетс триггер 12. Переключение триггера 9 переводит устройство в следующее состо ние,Тактовые сигналы с формировател 2 через вход 27 коммутатора 4 поступают на вход 35 БЗУ 6, а тактовые сигналы с выхода формировател 3 через вход

44 коммута тора 4 - на вход 34 БЗУ 5, При этом информаци , поступающа на вход 21, записываетс в БЗУ 6 (уровень 1 на входе 39). С установкой триггера 12 на выходе 25 по вл етс высокий уровень .сигнала запроса приемника на передачу данных Требование абонента, (ТРБ-А), т.е. устройство переходит в состо ние готовности к передаче данных из БЗУ 5 на выходной регистр 8. В ответ

на сигнал ТРБ-А на вход 23 от ЦВМ поступает синхросигнал выборки байта данных при наличии сигнала разрешени передачи данных (отсутствие сигнала блокировки канала на входе

24)открываетс элемент И 19. При

этом на выходе 4.1 сбрасываетс выходной регистр 8,через элемент ИЛИ 15 сбрасываетс триггер 12 (тем самым снимаетс запрос на передачу данных ТРБ-А) и запускаетс формирователь 3.

Тактовый сигнал выхода формировател 3 поступает через вход 44 коммутатора 4 на вход 34 и выполн етс такт чтени информации из БЗУ 5. При этом байт данных с выхода 31 БЗУ 5 поступает через элементы ИЛИ 7 на вход 33 выходного регистра 8 и по тактовому сигналу выхода 45 формировател 3 заноситс в выходной регистр 9. Сигнал выхода 45 формировател 3 сигналов задержан относительно сигнала Врем выборки байта

данных на выходе из БЗУ. Этот сигнал поступает также на выход 46 устройства .

Таким образом, с выхода 26 в ЦВМ передаетс байт данных, сопровождае- мый синхросигналом по выходу 46. Одновременно сигнал выхода 45 формировател 3 проходит через элемент И 18 так как триггеры 10 и 11 сброшены, элемент ИЛИ 16 устанавливает, .триг гер 12, тем самым на выходе 25 по вл етс высокий уровень сигнала ТРБ-Л, Устройство переходит в режим ожидани очередного сигнала от ЦВМ на входе 23. Передача данных производитс до тех пор, пока полностью не очиститс БЗУ 5. тогда по сигналу Блок данных на его выходе 36 устанавливаетс триггер 10. С установкой триг

20

30

гера 10 закрываетс элемент И 18, так что после передачи последнего байта данных из БЗУ 5 запрос на передачу данных ТРБ-А на выходе 25 не выставл етс . Передача данных в ЦВМ приостанавливаетс .

После установки триггера 10 устройство продолжает работу только в режиме приема информации по входу 20. Как только заполнитс БЗУ 6, на его выходе 37 по вл етс сигнал Блок данных, который через элемент ИЛИ 14 устанавливает триггер 11. При этом открываетс элемент И 17, переключаетс триггер 9, сбрасываетс триггер 11, через элемент ШШ 13 сбрасываетс триггер 10 и через элемент ИЛИ 16 устанавливаетс триггер 12. Снова происходит переключение режимов устройства: разрешаетс запись информации в БЗУ 5, чтение информации из БЗУ 6 и устанавливаетс запрос на передачу данных ТРБ-А на выходе 25.

Дальнейша работа устройства происходит аналогично.

Claims

Формула изобретени Устройство дл сопр жени источни25

с выходом задержанного импульса пе вого формировател импульсов, причем счетный вход первого триггера соединен с выходом первого элемент И, первый и второй входы которого подключены соответственно к пр мым выходам второго и третьего триггер выход четвертого триггера подключе к первому входу второго элемента И отличающеес тем, что, с целью повышени быстродействи устройства, в него введены втора буферна пам ть, мультиплексор, ко мутатор тактов, элемент И и два эл мента ИЛИ, причем информационные входы первой и второй буферных па м тей подключены соответственно к выходу мультиплексора, а выходы и тактовые входы - соответственно к первым и вторым входам элементов И группы и первому и второму выходам коммутатора тактов, управл ющий вх которого соединен с пр мым выходом первого триггера, а первый и второ информационные входы - соответстве но с выходом второго формировател импульсов, управл ющим входом муль плексора и с выходом первого форми вател импульсов, входы записи/чте ни первой и второй буферных пам тей соединены соответственно с инверсным и пр мым выходами первого триггера, а входы сброса - с входо общего сброса устройства, входами 35 сброса первого триггера, входом установки мультиплексора и первыми входами первого, второго и третьег элементов ИЛИ, инверсные выходы вт рого и третьего триггеров соединен соответственно с первым и вторым входами третьего элемента И, выход подключенного к первому входу четвертого элемента ИЛИ, а третьим вх дом - к выходу задержанного импульса первого формировател импульсов, вх которого подключен к второму входу т тьего элемента ИЛИ, выходу второго элемента И и входу сброса выходного регистра, информационным входом со

40

45

ка и приемника информации, содержащее50 диненного с выходами элементов ИЛИ

первую буферную пам ть, группу элементов ИЛИ, четыре триггера, два элемента И, два элемента ИЛИ, два формировател импульсов- и выходной регистр, выход которого вл етс выходом устройства дл подключени к информационному входу приемника информации, а синхровход соединен

5 , Ш

t5

20

30

25

с выходом задержанного импульса первого формировател импульсов, причем счетный вход первого триггера соединен с выходом первого элемента И, первый и второй входы которого подключены соответственно к пр мым выходам второго и третьего триггеров, выход четвертого триггера подключен к первому входу второго элемента И, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены втора буферна пам ть, мультиплексор, коммутатор тактов, элемент И и два элемента ИЛИ, причем информационные входы первой и второй буферных пам тей подключены соответственно к выходу мультиплексора, а выходы и тактовые входы - соответственно к первым и вторым входам элементов ИЛИ группы и первому и второму выходам коммутатора тактов, управл ющий вход которого соединен с пр мым выходом первого триггера, а первый и второй информационные входы - соответственно с выходом второго формировател импульсов, управл ющим входом мультиплексора и с выходом первого формировател импульсов, входы записи/чтени первой и второй буферных пам тей соединены соответственно с инверсным и пр мым выходами первого триггера, а входы сброса - с входом общего сброса устройства, входами 35 сброса первого триггера, входом установки мультиплексора и первыми входами первого, второго и третьего элементов ИЛИ, инверсные выходы второго и третьего триггеров соединены соответственно с первым и вторым входами третьего элемента И, выходом подключенного к первому входу четвертого элемента ИЛИ, а третьим вхо- дом - к выходу задержанного импульса первого формировател импульсов, вход которого подключен к второму входу третьего элемента ИЛИ, выходу второго элемента И и входу сброса выходного регистра, информационным входом сое-

40

45

е50 диненного с выходами элементов ИЛИ

группы, вход сброса и установочный вход четвертого триггера подключены соответственно к выходам третьего- и четвертого элементов ИЛИ, а выход вл етс выходом устройства дл подключени входа сигнала запроса приема данных приемника информации, вторые входы первого и четвертого элемен513

тов или соединены с вькодом первого элемента И и входом сброса третьего триггера, установочньй вход которого соединен с выходом второго элемента ИЛИ, вторым входом подключенного к выходу сигнала второй буферной пам ти , выход сигнала состо ни первой буферной пам ти подключен к установочному входу второго триггера, входом сброса соединенного с выходом первого элемента ИЛИ, информационные входы мультиплексора и вход второго формировател импульсов вл ютс

Редактор М.Дылын Заказ 1893/46

Техред Л.Олейник

Тираж 673 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

08276

соответственно входами устройства дл подключени информационных выходов и выхода синхронизации источника, информации, выход задержанного им- 5 пульса первого формировател импуль- сов, второй и третий входы второго элемента И. вл ютс соответственно выходом и входами устройства дл подключени входа сигнала сопровождени данных, выхода сигнала выборки байта и выхода сигнала разрешени передачи данных приемника информации .

0

Корректор А.Обручар