SU1003066A1 - Устройство дл обмена информацией между цифровой вычислительной машиной и внешними устройствами - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в качестве мультиплексного канала ЦВМ дл  организации обмена информацией без прерывани  работы ЦВМ и без, использовани  ЦВМ дл  выполнени  подготовительных и заключительных операций по обмену.

Известно устройство обмена, которое содержит счетчик количества обкюнов (счетчик количества слбв), ресистр адреса с модификатором с1дреса (счетчик текущего гьдреса) , схему управлени  (блок управлени ), первый выход которого подключен к модификатору адреса, второй - к центральному процессору, а третий  вл етс  выходом канала, управл ющий вход схемы управлени  соединен с управл ющим выходом центрального процессора. Такое устройство обмена называют селекторным каналом. Через селекторный канал к ЦВМ подключаетс  одно ВУ или группа ВУ, работающих с разделением во времени . Операци  ввода-вывода начинаетс  в канале по запросу ЦВМ. Если канал не зан т выполнением ранее поступившей команды ввода-вывод9 то программой ЦВМ в канал выдаетс  командное слово, содержащее номер внешнего устройства, величину передаваемого массива, начальный адрес массива , код операции. На основании этих данных обеспечиваетс  подключение селекторного канала к соответствующему ВУ и передача заданного массива информации .

Недостатком известного устройства  вл етс  низкое быстродействие, обус10 ловленное тем, что обмен осуществл етс  по инициативе ЦВМ, и если инициатором обмена в какой-либо си стеме  вл етс  внешнее устройство, то оно . должно выдать -в ЦВМ сигнал внешнего

15 запроса тИпа прерывание, перевести ЦВМ на программу подготовки селекторного канала к обмену, т.е. врем  между запросом и началом обмена составл ет : врем  реакции ЦВМ на внешний запрос тупа

20 прерывание и врем  выполнени  программы подготовки селекторного каналаКроме этого, дл  передачи каждого -: слова из ВУ в ОЗУ ЦВМ требуетс , как минимум, два рабочих цикла ЦВМ, по25 скольку внешнее устройство работает с ЦВМ несинхронно.

Оргсшизаци  обмена между ЦВМ и ВУ через мультиплексный канал также ши .30 роко известна.

Наиболее близким к изобретению по совокупности существенных признаков  вл етс  устройство обмена (мультиилексный канат), содержащее блок обработки запросов, шифратор, схему упрапен и , элементы ИЛИ, регистр команды, модификатор адреса и счетчик крличества слов, первые входы блока обработки запросов  вл ютс  входами гканала , первый выхоД схемы управлени 

подключен к модификатору адреса, вто рой - к центральному процессору (ЦП} а третий  вл етс  выходом канала, управл ющий вход cxeN«управлени  соединен с управл ющим выходом ЦП. При организации обмена информацией между ЦВМ и внешними устройствами с помощью мультиплексного канала необходимо выполнить следующую последовательность операций:

-посылку из ЦВМ в канал адреса  чейки внутренней пам ти, в которой

н аходит с  командное слово;

-формирование ЦВМ запроса на передачу командного слова/

-обработку запроса в канале (в схеме выбора запроса) ;

-выдачу командного слова в канал

-выдачу сигнала Начало работы в адресуемое ВУ;

-передачу информации и модифика ,цию командного слова J

-перепись командного слова в область исполн емых командных слов внутренней пам ти.

Мультиплексные каналы систем высокой производительности осуществл ют передачу одного байта информации за врем  пор дка 20-30 мкс при времени обращени  в ОЗУ 1-2 мкс. По некоторым данным это врем  может достигать 100 мкс. Это врем  будет еще больше, если учесть врем , расходуемое на передачу служебной и управл ющей информации и передачу полноразр дных слов ( 3-4 байта 7. Причем данные о быстродействии привод тс  дл  случа , когда инициатором обмена  вл етс  проrpafiMa ЦВМ. Если же инициатором  вл етс  внешнее устройство, то к указанному времени необходимо добавить врем  реакции ЦВМ на внешний запрос типа Прерывание, которое- при рабочем цикле ЦВМ ,6 мкс составл ет . пор дка 20 мкс, и врем  выполнени  программы более высокого уровн  приоритета по отношению к рассматриваемой программе запуска канала Г 2 1.

тУ-

Такое быстродействие обмена нельз  признать удовлетворительным дл  целого р да внешних устройств и режимов работы отдельных управл ющих вычислительных систем, что  вл етс  недостатком мультиплексного канала.

Цель изобретени  - повЕлчение быстродейсмви .

Поставленна  цель достигаетс  тем, что в устройство цл  обелена информацией между ЦВМ и внешними устро ствами, содержащее мюгоканальный блок приоритета, блок управлени , счетчик слов, счетчик адреса, регист команд, шифратор, элемент ИЛИ, причем первый выход счетчика слов соединен с первым входом блока приоритета перва  группа входов устройства соединена с группой запускаюсиих входов блока приоритета, втора  группа вхо1ДОВ устройства соединена с группой запросных входов блока приоритета, второй.вход блока приоритета и первы вход блока управлени  соединены с . первым входом устройства, третий вхо блока пгэиоритета соединен с первым выходом блока управлени , группа запускающих выходов блока приоритета соединена с первой группой блока управлени , группа запросных выходов блока приоритета соединена с второй группой входов блока управлени , второй выход блока управлени  соединен со счетными входами счетчиков слов и адреса, третий выход блока управлени  соединен с входами разрешени  выдачи счетчиков слов и адреса , четвертый блока управлени  соединен с входг1ми разрешени  приема счетчиков слов и адреса, п тый выход блока управлени  соединен с первым входом шифратора и с первым выходом устройства, перва  группа выходов блока управлени  соединена с группвй опросных выходов устройства, выход канала многоканального блока приоритета соединен с разрешающим входом последующего канала блока приоритета введены блок пам ти, блок адресации, блок синхронизации, регистр данных и триггер, причем второй вход устройства соединен с информационным входом блока адресации, с первым информационным входом блока пам ти и с вторым выходом устройства, третий и четвертый входы которого соединены соответственно с первым и вторым синхровходами блока адресации, первые выходы блока адресации и блока управлени  через элемент ИЛИ соединены с первым входом записи блока , второй выход блока адресации и шестой выход блока управлени  соединены с адресным входом блока пам ти, третий выход блока адресации и седьмой выход блока управлени  соединены соответственно с вторым входом записи и с входом считывани  блока пам ти, выход которого соединен с информационными входами счетчика слов, счетчика адреса и регистра команд и с первым входом триггера, выходы шифратора и регистра команд соединены с третьим выходом устройства, выходы счетчика слов и счетчика адреса соединены с вторым информационным входом блока пам ти, п тый и восьмой выходы блока управлени  соединены соответственно с входами разрешени  выдачи и приема регистра команд, четвертый выход бло ка управлени  соединение вторым входом триггера, выход которого соедине с вторыми входами шифратора и блока управление, вторым информационным ; : входом блока пам ти, вторым входом блока синхронизации, перва  группа выходов блока управлени  соединена с группой входов блока синхронизации, первый вход которого соединен с п ты входом устройства и с управл ющим входом регистра данных, информационный вход которогЧэ и выход соединены соответственно с шестым входом и чет вертым выходом устройства, а выход Элока синхронизации соединен с треть им входом блока управлени  и п тым выходом устройства., При этом блок управлени  содержит шифратор, группу элементов ИЛИ, два. формировател  импульсов, триггер, элемент 2И-ИЛИ, три элемента ИЛИ.два элемента задержки, три элемента И и многоканальный узел формировани  сигналов опроса, причем входы первой и второй групп входов блока соединены соответственно с первыми и вторыми входами соответствующих элементов группы элементов ИЛИ, входы второй группы входов блока через пер вый элемент ИЛИ соединены с первыми входами первого элемента И и элемента 2И-ИЛИ, выходал элементов группы элементов ИЛИ соединены с входами шифратора и через второй элемент ИЛИ с входом первого формировател  импульсов , выход которого соединен с вторым входом элемента 2И-ИЛИ, с седьмым выходом блока и с первым вхо дом второго элемента И, второй вход которого через первый элемент задерж ки соединен с выходом первого формировател  импульсов, выход второго элемента И соединен с четвертым выхо дом блока, с входом второго формировател  импульсов и с установочным входом триггера,, выход второго форми ровател  импульсов соединен, с вторым входом первого элемента И, с третьим . входом элемента 2И-ИЛИ, с третьим выходом блока и с первым входом третьего элемента И, второй вход которо го соединен с выходом второго формировател  импульсов через второй элемент задержки, выход которого через третий элемент ИЛИ соединен с третьи входом первого элемента И, выходы первого, третьего элементов И и триг гера соединены соответственно с вторым, первым и с п тым выходами блока, выходы шифратора и элемента 2И-ИЛИ соединены с шестым выходом блока, каждый канал узла формировани  сигношогв опроса содержит два элемента ЗИ-ИЛИ и триггер, выход которого соединен с соответствующим выходом группы выходов блока, первый вход блока соедйнен с сбросовым входом триггера блока ис первыми и четвертыми входами элементов ЗИ-ИЛИ канала, второй вход блока соединен с вторым и п тым входами элементов. ЗИ-ИЛИ канала , третьи и шестые входы элементов ЗИ-ИЛИ каналов соединены с третьим входом блока, выходы элементов ЗИ-ИЛИ канала соединены с входами триггера канала. Кроме Того, блок адресации содержит два регистра, дешифратор, триггер элемент,И и формирователь импульсов, причем информационный вход блока соединен с информационными входами регистров , с V-входами регистров и О-входом триггера, первый синхровход блока соединен с С-входами регистров и триггера, второй синхровход блока соединен с первым входом элемента И и череэ формирователь импульса с R-вход ми второго регистра и триггера , выхАд которого соединен с вторым входом элемента И, ..выход которого соединен с тактовым входом дешифратора , информационный вход которого и первый и второй выходы .соединены соответственно с. выходом второго регистра и с третьим и первым выходакт блока, второй выход которого  вл етс  выходом первого регистра. Причем блок синхронизации содержит генератор импульсов, распределитель импульсов, счетчик, два элемента И, элемент ИЛИ, элемент 2И-ИЛИ и триггер, причем группа входов блока через элемент ИЛИ соединена с первый установочным входом триггера, второй вход блока соединен с вторым установочным входом триггера, первый выход генератора импульсов соединен с первым и вторым входш ш элемента 2И-ИЛИ и с первым входом распределител  импульсов , второй вход которого соединен с выходом первого элемента И, первый вход которого и первый вход второго элемента И соединены с дторым выходом генератора импульсов, первый вход блока и выход счетчика соединены соответственно с третьим и четвертым входами элемента 2И-ИЛИ, выход которого соединен с входами сброса триггера и счетчика, пр мой и инверсный выходы триггера соединены соответственно с вторыми входами второго и первого элементов И, выход второго элемента И соединен с счетным входом счетчика, а выход распределител  импульсов  вл етс  выходом .блока. На фиг.1 представлена структурна  схема устройства; на фиг.2 - структурна  схема блока адресации, на фиг.З - структурна  схема блока управлени , на фиг. 4 - структурна  схе м,а блока синхронизации,) на фиг, 5 временна  диаграмма работы блока син хронизации/ на фиг.6 - временна  диаграмма подготовки к обмену, на фиг.7 - временна  диаграмма передачи массива информации. Устройство обмена содержит (фиг,1 каналы 1, блок -2 пам ти, блок 3 управлени , блок 4 адресации, блок 5 синхронизации, счетчик 6 слов, счетчик 7 адреса, регистр 8 команд, регистр 9 данных, шифратор 10, триггер 11, элемент ИЛИ 12, триггеры 13-17, элементы И 18 и 19, первый выход 20 блока адресации, входы 21 первой группы входов блока управлени , входы 22 второй группы входов блока управлени , первый выход 23, седьмой выход 24, второй выход 25, третий выход 26, четвертый выход 27, восьмой выход 28, п тый выход 29 блока управлени , третий выход 30 блока ад ресации, первый выход 31 счетчика слов, второй выход 32 счетчика слов, первый вход 33 блока синхронизации, выход 34 канала, блок 35 приоритета, перва  36 и втора  37 группы входов устройства, первый 38, второй 39, третий 40, четвертый 41, п тый 42 и шестой 43 входы устройства/ первый 44, второй 45, четвертый 46, п тый 47 выходы устройства, группа 48 выхо дов устройства, третий выход 49 уст ройства , третий 50, второй 51, первы 52 входы и группа 53 выходов блока управлени . Позицией 54 -обозначена ЦВМ. БЛОК адресации ( фиг,2) содержит первый регистр 55, второй регистр 56 триггер 57, элемент И 58, дешифратор 59, формирователь 60 импульсов, Нлок управлени  С фиг 3 J содержит группу 61 элементов ИЛИ, шифратор 62, второй элемент ИЛИ 63, первый формирователь импульсов 64, второй элемент И 65, первый элемент эадержки 66, элемент 2И-ИЛИ 67, второй формирователь импульсов 68, второй элемент задержки 69,третий элемент И 70, третий элемент ИЛИ 71, первый элемент И 72, первый элемент ИЛИ 73, триггер 74, элементы 2И-ИЛИ 75 и 76, триггер 77, канал 78, узел 79 формировани  сигналов опроса. Блок синхронизации (фиг.4) содержит элемент ИЛИ 80, элемент 2И-ИЛИ 81 и триггер 82, генератор 83 импульсов , элементы И 84 и 85, счетчик 86, распределитель 87 импульсов. Устройство работает с несколькими каналами обмена. Дл  обеспечени  работы устройства за каждым каналом в буферном запоминающем устройстве tБЗУ ) закрепл етс  пара  чеек, в которых хран тс  управл ющие слова, х.арактеризуюшие начальные и текугцие характеристики передаваемых массивов. Устройство работает в трех режимах: -подготовки устройства обмена (УО) к работе; -подготовки соответствующего канала к передаче массива информации, -передачи массива информации. Режим подготовки к работе. Весь массив блока пам ти делитс  на две равные области, причем количество  чеек в каждой из них равно количеству каналов обмена, В первой области записываютс  и хранитс  управл ющие слова, определ ющие начальные характеристики массивов информации, передаваемых по всем каналам. Во второй области блока пам ти хран тс  управл ющие слова, определ ющие текущие характеристики соответствующих массивов (количество, слов, переданных через канал, адрес в ОЗУ ЦВМ очередного слова и|1формаци 1 и признака операции Ввод или Вывод .. Разделение пол  пам ти на две части осуществл етс  изменением адреса в одном из старших разр дов. Запись управл ющих слов в первую область пам ти производитс  программой начального пуска ЦВМ (как правило , после включени  питани . Запись производитс  jцвyм  командами ЦВМ. Первой командой выдаетс  первое управл ющее слово (УСЛ 1}, второй - о второе управл ющее слово ( УСЛ 2}. Отдельные разр ды уел 1 определ ют: -признак устройства обмена, -условный адрес блока пам ти (ПОЗВОЛЯЮЩИЙ обращатьс  к нему программе ЦВМ), -адрес  чейки блока пам ти. УСЛ 2 содержит начальный адрес, количество слов массива и признаки операции обмена f в вод-вывод ), передаBaeNMX по соответствующему каналу, УСЛ 1 из ЦВМ по входу 39 устройства поступает на вход блока 4 адресации. При наличии в УСЛ 1 признака устройства обмена, поступающего на V-вход регистров 55 и 56 и на D-вход триггера 57 (фиг,2), в них записываетс  УСЛ 1, причем в регистр 55 записываетс  та часть УСЛ 1-, которой осуществл етс  программное управление устройством обмена, в регистр 56 записываетс  адрес  чейки блока 2, куда необходимо поместить УСЛ 2, а в триггер 57 - признак обращени  к блоку 2 программы ЦВМ. Следом за УСЛ 1 из ЦВМ выдаетс  УСЛ 2, сопровождаемое с входа 40 сигналом синхронизации Синх.Инф.. При этом дешифратором 59 блока 4 адресации на выходе 30 формируетс  сигнал Зп.Адр., которым осуществл етс  запись УСЛ 2 в первую зону блока 2 по адресу, установленному на регистре 5,6. Подобным образом заполн етс  вс  перва  область блока 2, после чего устройство готово к работе.

Режим подготовки к передаче массива информёщии.

Подготовка к обмену осуществл етс  по инициативе соответствуюсцего внешнего устройства (ВУ. Все каналы размещены в пор дке убывани  приоритета ( на фиг.1 сверху вниз. Дисциплина обслуживани  внешних запросов по передаче массивов информации - с абсолютными приоритетами, т.е. при поступлении запроса на передачу елова .йассива в канал высшего приоритета приостанавливаетс  передача массива через канал низшего приоритета с последующим возобновлением этой передачи .

Дл  подготовкой к обмену ВУ выдает через группу входов 36 в соответствующий канал 1 блока 35 сигнал Нач... массива, который фиксируетс  триггерами 13 и 14 канала 1 блока 35. Выходным сигналом триггера 14 по одному из тактовых импульсов (на фиг.1 по ТИ87 устанавливаетс  в единичное состо ние триггер 15, к:1ходиым сигналом которого через .элемент И 18, при наличии на его втором входе разрешающего потенциала от каналов 1 высшего приорит ет а, формируетс  си гн ал, поступающий на вход 21 блока 2 и далее на вход соответствующего элемента ИЛИ группы 61 блока 3 управлени . Одновременно сбрасываетс  в нулевое состо ние триггер 14. По сигналу с выхода одного из элементов ИЛИ группы 61 шифратором 62 блока 3 управлени  формируетс  адрес  чейки первой зоны блока 2, передаваемый на вход блока 2. Одновременно на элементе ИЛИ 63, формирователе 64, элементе задержки 66 и И 65 блока 3 управлени  формируютс  сигналы Считывание и ПКС, которыми обеспечиваетс  считывание управл ющего слова из соответствующей  чейки первой зо.ны блока 2 и запись егов счетчик 6 слов, счет чик 7 адреса и триггер 11. Признак операции определ ет направление передачи массива информации (ввод-вывод ). На формирователе 68, элементе задерж4си 69 и элементе формируютс  сигналы запись и которыми Обеспечиваетс  перезапись содержимого счетчиков 6 и 7 и триггера 11 в соответствующую  чейку второй зоны. Изменение номера зоны блока 2 производитс  блоком 3 управлени , в котором сигнёлом через элемент 2И-ИЛИ 67 формируетс  дополнительный адресный разр д,  вл ющийс  признаком зоны (0 - перва  зона, 1 - втора ).

Таким образом, осуществл етс  перемещение управл йтего слова из первой зоны во вторую, причем считывание управл ющего слова из первой зоны осуществл етс  без его разрушени , т.е. в первой зоне хран тс  начальные услови  всех массивов в течение всего времени работы устройства обмена. Этим обеспечиваетс  возможность цик-: лической передачи массивов информации между ЦВМ и ВУ по любому из каналов обмена. После перемещени  управл ющего слова во вторую зону блока 2 соответствующий канал готов к передаче массива информации.

Режим передачи массива, информации.

Инициаци  передачи отдельных слов массива осуществл етс  ВУ, которым илдаётс  сигнал Запрос, причем каждый спедуюсдай запрос выдаетс  после, передачи слова информации по предыдащему , т.е. используетс  асинхронный способ передачи информации.

Сигнёш Запрос поступает на один из S -входов триггера 16 канала 1 блока 35 и фиксируетс , им при наличии на двух остальных S-входах разрешающих потенциалов с. выходов триггеров 13 и 17, т.е. при условии, что в этот канал предварительно поступил сигнал Нач.массива, и закончилась передача предыдущего слова информации. Состо ние триггера 16 по .одномуиз тактовых импульсов (на фиг.1 по ТИ8) переписываетс  в триггер 17, выходным сигналом которого через элемент И 19 (при наличии разрешающего потенциала на втором входе этого элемента на выходе блока 35 формируетс  сигнгш поступающий по соответствующему входу группы входов 22 в блок 3 управлени . В блоке 3 управлени  через соответствующий элемент ИЛИ группы 61 он поступаетна вход шифратора 62

ha выходе которого формируетс  код адреса  чейки второй зоны блока 2. Кроме этого, на элементе ИЛИ 63, формирователе 64, элементе задержки 66 и элементе И 65 формируютс  сигналы Считывание и (-ПКРг), которыми производитс  считывание управл ющего cлoвa.Jiз блока 2 и прием его в счетчики 6 и 7 и триггер 11. Одновременно код текущего адреса записываетс  в регистр 8 команды. На триггере 74 блока 3 управлени  формируетс  сигнал ПИК (ВКР ) , kOTOi поступает на вход ЦВМ, как сигнгш непрограммированного запроса. Кроме тсиго , этим сигналом осуществл етс  C4rf (тывание адреса из регистра 8 команд и кода операции из шифратора-10, и установление тем самым на группе командных шин ЦВМ кода непрограм- мированной команды. Из сигнала ПКС

(riKPf-) в блоке 3 управлени  на фор-ч мирователе 68, элементе задержки 69.

элементах И 70 и 72 и элементе ИЛИ 71 формируютс  сигналы ±1, Запись, которыми осуществл етс  соответственно модификащи  счетчиков б и 7, вьодача модифицированных кодов и запись их, а также состо ни  триггера 11, в  чейку второй зоны блока 2, из которой было считано предыдущее УСЛ 2 , ;адрес которого определ етс  шифратором 62, Таким образом, в блоке 2 подготовлено УСЛ 2 дл  передачи очередного слова информации по соответствующему каналу.

При выполнении непрограммированного запроса между ЦВМ и ВУ передаетс  одно слово информации ( направление передачи определ етс  триггером при этом из ЦВМ выдаетс  сигнал НК прин та, из которого на элементах 2И-ПЛИ 75 и 76 и триггере 77 формируютс  сигналы Опрос ВУ,..и сбрасываетс  триггер 17 каНала 1 блока 35, подготавлива  канал к приему следующего запроса.

При выводе информации из ЦВМ информацион ое слово. Передаваемое по группе информационных шин вывода Инф. ЦВМ, сопровождаетс  сигналом Опрос ВУ.

При вводе информации из блока 3 yпpiaвлeни  выдаетс  во внешнее устройство сигнал Опрос ВУ, которым в блоке 5 синхронизации останавливаетс  тактирующий автомат. Сигналом Опрос ВУ во внешнем устройстве считываетс  код информации и сопровож-. даемый сигналом Синхр.ВУ эапксыва етс  в регистр 9. Одновременно возобновл етс  работа тактируквдего автомата и выполн етс  операци  ввода ИН формации из регистра 9 в  чейку ОЗУ ЦВМ, адрес которой указан в коде непрограммированной команды, считываемой с регистра 8 команд и шифрато-: ра 10.

Управление работой тактирующего автомата ( распределител  импульсов ) при опросе датчиков информации позвол ет повысить быстродействие операций ввода информации в ЦВМ. Быстродействие операций ввода в ЦВМ зависит от длины кабельной магистрали между ЦВМ и ВУ. Поскольку датчики информации размещены от ЦВМ на рассто ни х от нескольких метров до нескольких сотен метров, то врем  выполнени  операций ввода зависит от задержки з ка беле и различно дл  разных датчиков.

Обычно устройство обмена рассчитываетс  на максимальное врем  выполнени  операций обмена, тем самым снижа  быстродействие обмена с датчиками в непосредственной близости от ЦВМ.

В изобретении с помощью блока 5 синхронизации осуществл етс  изменение времени опроса датчика, в зависи сти от его рассто ни  до ЦВМ.

В исходном состо нии счетчик 86 и триггер 82 установлены в нулевое состо ние. Потенциалами с выходов триггера 82 через элемент 84 разрешено поступление импульсов на вход распределител  87 импульсов. Таким образом, в исходном состо нии на выходе распределител  87 импульсов формируетс  последовательность тактовых импульсов ТИ1...ТИ8 с периодом повторени , определ емым периодом выходных сигналов ГИ1 и ГИ2 генератора 83, причем тактовые импульсы с четными номерами формируютс  от импульсов ГИ2, а нечетные - от импульсов ГИ1, В этом режиме работы блока синхронизации выполн ютс  вре операции ЦВМ за исключением операции ввода информсщии.

В операции ввода ( наличие признака ПВв на одном из -входов триггера 82 сигналом Опрос ВУ через элемент ИЛИ 80 устанавливаетс  в единичное состо ние триггер 82, при этом на элементе И 84 блокируетс  подача импульсов ГИ2 на вход распределител  87 импульсов, останавлива  Te самлм работу распределител  87 импульсов (на фиг„5 последний сформированный импульс ТИ7.

Одновременно через элемент И 85 разрешаетс  поступление импульсов ГИ2 на вход счетчика 86.

При получении информации от датчика одновременно с ее записью в регистр 9 сигналом Синхр.ВУ через элемент 2И-ИЛИ 81 сбрасываютс  счетчик 86 и триггер 82, возобновл етс  поступление импульсов ГИ2 на распределитель 87, который продолжает формирование последовательности тактовых импульсов. Таким образом, задержка в работе распределител  определ етс  интервалом времени между сигналами Опрос ВУ и Синхр. ВУ, т.е. фактически временем прохождени  сигнала от ЦВМ до датчика и обратно.

Если по каким-либо причинам сигнал Синхр.ВУ не поступал в блок 5 синхронизации (неисправность ВУ или линии передачи), то счетчиком 86 формируетс  сигнал, которым сбрасываетс  триггер 82, восстанавливаетс  работа распределител  87 импульсов , а операци  ввода информации от .неисправно го датчика заканчиваетс  вводом нулевого кода, т.е. информаци  от неисправных датчиков не принимаетс .

Claims (2)

1. После передачи последнего слова информации счетчиком 6 слов формируетс  сигнал Конец массива, который с выхода 31 сбрасывает триггер 13 канала 1 блока 35, подготавлива  соответствующий канал к передаче нового массива информации. Дл  подтверждени  выигрыша в быстродействии произведем в общем ви |Дв оценку быстродействи  известного -А предлагаемого устройств. В известном устройстве врем  на передачу массива информации между ОЗУ ЦВМ и ВУ с момента поступлени  запроса от ВУ на передачу массива составл ет. . СЧ.|СОМ.СА .KOlACIk -Bpet«i, необходиСч . ком. .с мое дл  считывани  командного слова и внутренней пам ти tUbM -реакции ЦВМ на внешний запрос типа прерывание i - врем  подготовки кансша к обмену; -врем  на передачу одного слова массива; -число слов в массиве , -врем , необходамое ьоп.ком ел . дл  модификации ко мандного слова и его записи в пам т В предлагаемом устройстве врем  на передачу массива информации между ОЗУ ЦВМ и ВУ с кюмента поступлени  запроса от ВУ на передачу массива С выдача из ВУ сигнала Нач,массива составл ет , .сл- врем , необходимое дл  подготовки канала к передаче массива. Очевидно, что врем , необходимое дл  передачи массива информации при использовании .предлагаемого устройства ,  вл етс  минимальным. Формула изобретени  1. Устройство дл  обмена информацией между цифровой вычислительной машиной и внешними устройствами,содержащее многоканальный блок приоритета , блок управлени , счетчик слов счетчик адреса, рюгистр команд, шифратор , элемент ИЛИ, причем выход сче чика слов соединен с первым входон блока приоритета, первгш группа входов устройства соединена с группой запускающих входов блока приоритета втора  группа входов устройства соединена с группой запросных входов блока приоритета, второй вход блока приоритета и первый вход блока управ лени  соединены с первым входом устройства , третий вход блока приоритета соединен с первым выходом блока управлени , группа запускающих, выхо дов блока приоритета соединена с первой группой входов блока управлени , группа запросных выходов блока приоритета соединена с второй группой входов блока управлени , второй выход блока управлени соединен со счетными входами счетчиков слов и адреса, третий выход блока управлени  соединен с входами разрешени  выдачи счетчиков слов и адреса, четвертый выход блока управлени  соединен с входами разрешени  приему счетчиков слов и адреса, п тый выход блока управлени  соединен с первым входом шифратора и с первым выходом устройства, перва  группа выходов блока управлени  соединена с группой опросных выходов устройства, выход канала многоканального блока приоритета соединен с разрешающим входом последующего канала блока приоритета, отличающеес  тем, что, с.целью повышени  быстродействи  устройства, оно содержит блок пам ти, блок адресации , блок синхронизации, регистр данных-и триггер, причем второй вход устройства соединен с информационным входом блока адресации, с первым информационным входом блока пам ти и с вторым выходом устройства, третий и четвертый входы которого соединены соответственно с первым и вторым синхровходами блока адресации, пэрвые выходы блока адресации и блока управлени  через элемент ИЛИ соединены с первым входом записи блока пам ти, второй выход блока адресации и шестой выход блока управлени  соединены с адресным входом блока пам ти, третий выход блока адресации и седьмой выход блока управлени  соединены соответственно с вторым входом записи и с входом считывани  блока пелшти, выход которого соединен с информационными входами счетчика слов, счетчика адреса и регистра команд и с первым входом триггера, выходы шифратора и регистра команд соединены с третьим выходом устройства, выходы счетчика слов и счетчика адреса соединены с вторым информационным входом блрка пам ти, п тый и восьмой выхртел блока управлени  соединены соответственно с входами разрешени  выдачи и приема регистра команд, четвертый ийход блока управлени  соединен с вторым входом триггера, выход которого соединен с вторыми входами шифратора и блока управлени , вторым информационным входом блока пам ти, и вторым входом блока синхронизсщии, перва  группа выходов блока управлени  соединена с группой входов блока синхронизации, первый ВХОД которого соединен с п тым входом устройства и с управл ющим входом регистра данных, информационный вход которого и выход соедийены соответственно с шестым входом и с четвертым выходом устройства, а выход блока синхронизации соединен третьим входом блока управлени  и с п тым выходом устройства. 2. Устройство по п.1, о т л и ч ю щ е е с   тем, что блок управлени  содержит шифратор, группу элеме тов ИЛИ, два формировател  импульсо триггер, элемент 2И-ИЛИ, три элемен та ИЛИ, два элемента задержки, три элемента И и многоканальный узел фор мировани  сигналов опроса, причем входы первой и второй групп входов блока соединены соответственно с пер выми и вторыми входами соответствую щих элементов группы элементов ИЛИ, входы второй группы входов блока через первый элемент ИЛИ соединены с первыми входами первого элемента И и элемента 2И-ИЛИ, выходы элементов группы элементов ИЛИ соединены с входами шифратора и через второй эле мент ИЛИ с входом первого формировател  импульса, выход которого соединен с вторым входом элемента 2И-ИЛИ с седьмым выходом блока и с первым входом второго элемента И, второй вход которого Через первый элемент задержки соединен с выходом первого формировател  импульсов, выход второго элемента И соединен с четвертым йыходом блока, с входом второго формировател  импульсов и с установочным входом триггера, выход второго формировател  импульсов соединен с Вторым входом первого элемента И, с .третьим входом элемента 2И-ИЛИ, с третьим входом блока и с первым входом третьего элемента И, второй вход которого соединен с выходом второго формировател  импульсов через второй задержки, выход которого через третий элемент ИЛИ соединен с третьим входом первого элемента И, выходы первого, третьего элементов И и триггера соединены соответственно с вторым, первым и с п тым выходами блока, выходы шифратора и элемента 2И-ИЛИ соединены с шестым выходом блока, каждый канал узла формировани  сигналов опроса содержит два эле мента ЗИ-ИЛИ и триггер, выход которо го соединен с соответствующим выходо группы выходов блока, первый вход блока соединен с сбросовым входом триггера и с первыми и четвертыми входами элементов ЗИ-ИЛИ канала, вто рой вход блока соединен с вторым и п тым входами элементов ЗИ-ИЛИ канала , третьи и шестые входы элементов ЗИ-ИЛИ каналов соединены с третьим входом блока, выходы элементов ЗИ-ИЛ канала соединены с входами триггера канала. 3.Устройство по п.1, отличающеес  тем, что блок адресации содержит два регистра, дешифратор , триггер,- элемент И и формирователь имп-ульсов, причем информационный вход блока соединен с информационными входами регистров, с V-входами регистров и D-входом триггера, первый синхровход блока соединен с С-входами регистров и триггера, второй синхровход блока соединен с первым входом элемента И и через формирователь импульса с R-входами второго регистра и триггера, выход которого соединен с вторым входом элемента-И, выход которого соединен с тактовым входом дешифратора , информационный вход кото рого и первый и второй выходы соединены соответственно с выходом второго регистра и с третьим и первым выходам ми блока, второй выход которого  вл етс  выходом первого регистра. 4.Устройство ПОП.1, отлича ю щ е е с   тем, что блок синхронизации содержит генератор импульсов, распределитель импульсов, счетчик, два элемента И, элемент ИЛИ, элемент 2И-ИЛИ и триггер, причем группа входов блока через элемент ИЛИ соединена с первым установочным входом триггера , второй вход блока соединен с вторым установочным входом триггера, первый выход генератора импульсов соединен с первым и вторым входами элемента 2И-ИЛИ и с первым входом распределител  импульсов, второй вход которого соединен с выходом первого элекйнта.И, первый вход которого и первый вход второго элемента И соединейы с вторым выходом генератора импульсов, первый вход блока и выход счетчика соединены соответственно с третьим и четвертым входами элемента 2И-Ш1И, выход которого соединен с входами сброса триггера и счетчика, пр мой и инверсный, выходы триггера ;соединены соответственно с вторыми входЕвет второго и первого элементов И, выход второго элемента И соединен .с счетным входом счетчика, а выход распределител  импульсов  вл етс  выходом блока. Источники й1 формацйи, прин тые во внимание при экспертизе 1.Дроздов Е.А. и др. Электронные вычислительные машины Единой системы. М., Машиностроение, 1976, с. 455, рис. 13.5.
2. 2.Карцев М.А.Архитектура цифровых вычислительных машин. М., Наука 1978, с. 265, рис. 3,9.

   Фи&. 2

   p

   Т

   л

   &.-:.

   ОпросВУк

   фиг. У

   Опрос ВУ(

   83

   фиг

   фиг. 5

   Hav. ftaccuffa Г

   Вых Тг /J |Bbix7f}5

   Шм nfMop (3ft) 21) AipecSSy

   читыйание (2)

   HKCif (27)

   Сч (6Л)

   ВКСч (2S}

   Запись (23)

   Y////A.

   TL

   1 при в1,1воЗе ЛигЦВ

   npufSe9e 6 цен

   фиг. 7