SU1355984A1 - Устройство дл регистрации информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, например, дл  регистрации в автоматизированных системах обработки информации. Целью изобретени   вл етс  повьшение быстродействи  устройства. Дл  достижени  поставленной цели в устройство введены блок пам ти, счетчики адресов записи и считьшани  и логические элементы , координирующие во времени работу устройства в режиме записи и считывани , что обеспечило прием информации от источника информации в высоком темпе, накопление ее и регистрацию с меньшей скоростью, что по пути обеспечило регистрацию информации , поступающей периодически со скоростью, превьшающей предельную скорость блока вьгоода. 1 з.п. ф-лы, 2 ил. Ш (Л о: ел СП СО ОС

Description

Изобретение относитс  к автомати- ,ке и вычислительной технике и может быть использовано, например, дл  регистрации информации в автоматизированных системах обработки информации

Целью изобретени   вл етс  увеличение быстродействи  устройства.

На фиг,1 представлена функциональна  схема устройства; на фиг,2 - функциональна  схема блока временного согласовани .

Устройство содержит блок 1 вывода информации, второй формирователь 2 импульсов, ключи 3, первый коммутатор 4, второй коммутатор.5, первый, второй, третий и четвертый элементы 6-9 задержки, первьй и третий формирователи 10 и 11 имщтьсов, первый и второй элементы ИЛИ 12 и 13, дешифратор 14, счетчики 15, 16 и 17 циклов регистрации, адресов считывани  и записи , первый триггер 18, первый элемент И 19, регистр 20, блок 21 пам ти , блок 22 сравнени , источник 23 информации, блок 24 временного согла- совани  (ВВС), состо щий из элемента 25 задержки, триггеров 26-30, элементов И 31, 32, 33, формирователей 34 и 35 импульсов и элемента ИЛИ 36„

Устройство работает следующим образом ,

В начале цикла регистрации счетчики 15, 16 и 17, а также триггер 18 установлены в нулевое состо ние От источника информации в параллельном коде подаетс  информаци  на информационные входы блока 21 пам ти. На первый вход ВВС 24 от источника 23 информации поступает импульс готовности , С первого выхода блока 24 сформированный импульс Запись поступает на блок 21 пам ти и осуществл ет запись поступающего от источника информационного слова по нулевому адресу. Одновременно сигнал Запись через элемент 9 задержки поступает на вход счетчика 17 адресов записи и увеличивает на его выходах значение кода адреса на единицу, С выхода счетчика 17 код адреса поступает через коммутатор 5 на адресные входы блока 21 пам ти, подготавлива  его дл  записи поступающего от источника

35

записи и счетчика 16 адресов считывани  коды адресов записи и считывани  подаютс  на блок 22 сравнени , на выходе которого формируетс  сигнал с уровнем О в том случае если коды поступающих на его входы адресов равны . Так как код на выходе счетчиков адресов записи увеличилс , на выходе блока 22 сравнени  сформирован сигнал с уровнем который одновременно поступает на первьш вход эле-, мента 19 и на вход формировател  11, .Формирователь 11 по перепаду из нул  в единицу формирует положительный импульс , который через элемент 13 поступает на второй вход блока 24, С второго выхода блока 24 импульс Запуск поступает на второй вход элемента И 19, на первом входе которого присутствует сигнал с уровнем 1, поступающий с выхода блока 22 сравнени . Сигнал Запуск в дальнейшем используетс  дл  управлени  чтением информации из блока 21 пам ти и выводом ее на перфорационную ленту, С выхода элемента 19 сигнал поступает на вход элемента 8 задержки, а с его выхода - на управл ющий вход коммутатора 5,, который коммутирует код адреса , поступающий на его второй вход со счетчика 16,, на блок 20 пам ти, В соответствии с KOMr-iyTHpyeMbM кодом адреса производитс  считывание информации; записанной в блок 21 пам ти. С выхода элемента 8 задержки сигнал

Запуск поступает одновременно на вход элемента 9 задержки и на первый вход триггера 13, С выхода элемента 7 задержки задерж.анный сигнал поступа40 ет на регистр 20 и служит дл  записи в него информационного слова из блока 21 пам ти по предварительно уста новленному коду адреса Сигнал, поступающий на триггер 18 с элемента 8

45 задержки, перебрасывает его в сос- .то ние, разрешающее запуск формировател  2 синхроимпульсов до окончани  перфорации измерительной информации построчно, начина  со старших разр 50 дов и конча  младшими на перфоленте.

В начале .цикла вывода информации счетчик 15 находитс  в нулевом состо нии , разреша  прохождение старшего информации очередного информационного разр да измерительной информации на вы- слова. На втором выходе блока 24 фор- ход коммутатора 4, С выхода элемен- мируетс  сигнал готовности устройства та 7 задержки задержанный сигнал За- к приему очередного информационного пуск поступает на первый вход эле- слова. С выходов счетчика 17 адресов мента ИЛИ 12, Далее сигнал Запуск,

5

О

5 0

0

5

записи и счетчика 16 адресов считывани  коды адресов записи и считывани  подаютс  на блок 22 сравнени , на выходе которого формируетс  сигнал с уровнем О в том случае если коды поступающих на его входы адресов равны . Так как код на выходе счетчиков адресов записи увеличилс , на выходе блока 22 сравнени  сформирован сигнал с уровнем который одновременно поступает на первьш вход эле-, мента 19 и на вход формировател  11, .Формирователь 11 по перепаду из нул  в единицу формирует положительный импульс , который через элемент 13 поступает на второй вход блока 24, С второго выхода блока 24 импульс Запуск поступает на второй вход элемента И 19, на первом входе которого присутствует сигнал с уровнем 1, поступающий с выхода блока 22 сравнени . Сигнал Запуск в дальнейшем используетс  дл  управлени  чтением информации из блока 21 пам ти и выводом ее на перфорационную ленту, С выхода элемента 19 сигнал поступает на вход элемента 8 задержки, а с его выхода - на управл ющий вход коммутатора 5,, который коммутирует код адреса , поступающий на его второй вход со счетчика 16,, на блок 20 пам ти, В соответствии с KOMr-iyTHpyeMbM кодом адреса производитс  считывание информации; записанной в блок 21 пам ти. С выхода элемента 8 задержки сигнал

Запуск поступает одновременно на вход элемента 9 задержки и на первый вход триггера 13, С выхода элемента 7 задержки задерж.анный сигнал поступа0 ет на регистр 20 и служит дл  записи в него информационного слова из блока 21 пам ти по предварительно уста новленному коду адреса Сигнал, поступающий на триггер 18 с элемента 8

5 задержки, перебрасывает его в сос- .то ние, разрешающее запуск формировател  2 синхроимпульсов до окончани  перфорации измерительной информации построчно, начина  со старших разр 0 дов и конча  младшими на перфоленте.

разрешающий перфорацию старшего разр да в первой строке, проходит на вход формировател  10 импульсов, с выхода которого поступает на вход элемента 6 задержки. Сформированный сигнал разрешени  пробивки требуемой длительности поступает с выхода элемента 6 задержки на первый вход ключей 3, разреша  перфорацию старшего разр да в первой строке. После перфорации первой строки импульс с формировател  2 синхроимпульсов поступает на вход счетчика 15, устанавлива  его в первое состо ние и разреша  тем самым прохождение измерительной информации следующего разр да на выход коммутатора 4, Одновременно с

При поступлении на первый и втопереключением счетчика ,15 из нулевого состо ни  в первое в дешифраторе 14 20 Р° входы ВВС 24 управл ющих сигна- формируетс  перепад импульса разреше- лов на первом и втором выходах форми- ни  запуска, который через элемент PfflH 12 поступает на вход формировател  10 импульсов. Сформированный импульс Запуск проходит на вход элемента 6 задержки. С выхода элемента 6 задержки сформированный сигнал Запуск требуемой длительности поступает на управл ющий вход ключей 3, раз30

реша  перфорацию следующего разр да измерительной информации во второй строке перфоленты. После поступлени  импульса с формировател  2 синхроимпульсов на вход счетчика 15 процесс повтор етс  до тех пор, пока счетчик 15 не придет в свое конечное сое- То ние, формиру  тем самым в дешиф раторе 14 перепад импульса разрешени  дл  записи младшего разр да измерительной информациио После перфорации последней строки информационно;го слова счетчик 15 импульсов с фор- мировател  2 синхроимпульсов перебрасываетс  снова в исходное (нулевое) состо ние. При возвращении счетчика 15 в исходное (нулевое) состо ние импульс с третьего выхода счетчика 15 поступает на второй вход триггера 18, перебрасыва  его в нулевое состо ние и прекраща  тем самым работу формировател  2 импульсов. Одновременно с третьего выхода счетчика 15 импульс поступает на второй вход элемента ИЛИ 13, а также на вход счетчика 16 адресов считывани , измен   на его выходе код адреса на единицу . Сигнал с выхода элемента ИЛИ 13 поступает на второй вход,блока 24. Импульс с второго выхода последнего

руютс  выходные сигналы, при этом независимо от временного соотношени  прихода входных управл ющих сигналов 25 выходные сигналы формируютс  последо- вательно во времени, причем первым формируетс  сигнал на том выходе блока 24, дл  которого первым пришел входной управл ющий сигнал на соответствующий вход. При одновременном поступлении входных сигналов очередность формировани  выходных сигналов определ етс  состо нием триггера 30 в момент поступлени  входных сигналов . I

35

40

Блок 24 работает следующим образом . В исходном состо нии первый и второй триггеры 26 и 27 обнулены. При поступлении сигнала Готовность на первый вход ББС триггер 26 уста- наливаетс  в состо ние 1. На выходе элемента 1ШИ 36 формируетс  перепад из нул  в единицу, запускающий формирователь 34 импульсов. Импульс 45 с выхода формировател  34, прошедший элемент 25 задержки, поступает на вторые входы триггеров 28 и 29, вторые входы элементов И 32 и 33 и вход формировател  35 импульсов. Триггер 28 фронтом импульса с элемента 25 задержки устанавливаетс  в состо ние 1 (соответствующее сигналу на первом входе триггера 28). При этом при наличии 1 на первом выходе триггера 30 на выходе элемента И 32 формируетс  сигнал, поступающий на первый выход блока 24 и на второй вход триггера 26. Спад сформированного импульса устанавливает триггер

50

55

9844

осуществл ет запись в регистр 20 очередного информационного слова по адресу , определ емому счетчиком 16, и разрешает вывод его дл  перфорации.

Вывод информации производитс  до тех пор, пока коды адресов на выходах счетчиков адресов записи и чтени  не станут равными. При равенстве кодов этих адресов блок 22 сравнени  выра- батьшает сигнал нулевого уровн  и тем самым запрещает прохождение сигналов Запуск, формируемых в блоке 24, через элемент И 19.

ВВС 24 предназначен дл  временного согласовани  режимов работы устройства с блоком 21 пам ти при записи и считывании информации.

При поступлении на первый и вто5

10

15

20 Р° входы ВВС 24 управл ющих сигна- лов на первом и втором выходах форми- 0 Р° входы ВВС 24 управл ющих сигна- лов на первом и втором выходах форми-

0

руютс  выходные сигналы, при этом независимо от временного соотношени  прихода входных управл ющих сигналов 5 выходные сигналы формируютс  последо- вательно во времени, причем первым формируетс  сигнал на том выходе блока 24, дл  которого первым пришел входной управл ющий сигнал на соответствующий вход. При одновременном поступлении входных сигналов очередность формировани  выходных сигналов определ етс  состо нием триггера 30 в момент поступлени  входных сигналов . I

5

0

Блок 24 работает следующим образом . В исходном состо нии первый и второй триггеры 26 и 27 обнулены. При поступлении сигнала Готовность на первый вход ББС триггер 26 уста- наливаетс  в состо ние 1. На выходе элемента 1ШИ 36 формируетс  перепад из нул  в единицу, запускающий формирователь 34 импульсов. Импульс 5 с выхода формировател  34, прошедший элемент 25 задержки, поступает на вторые входы триггеров 28 и 29, вторые входы элементов И 32 и 33 и вход формировател  35 импульсов. Триггер 28 фронтом импульса с элемента 25 задержки устанавливаетс  в состо ние 1 (соответствующее сигналу на первом входе триггера 28). При этом при наличии 1 на первом выходе триггера 30 на выходе элемента И 32 формируетс  сигнал, поступающий на первый выход блока 24 и на второй вход триггера 26. Спад сформированного импульса устанавливает триггер

0

5

51

26 в состо ние О. При наличии О на первом выходе триггера 30 и поступлении импульса готовности на первый вход триггера 26 формирователи 34 и 35 запускаютс  дважды, при этом первый импульс с выхода формировател  35 проходит через элемент И 31 и устанавливает триггер 30 в состо ние 1, а второй импульс с формировате л  34 проходит элемент 25 задержки и элемент И 32 и поступает на первый выход блока 24; второй и мпульс с формировател  35 не проходит на вход триггера 30, так как к этому времени триггер 26 установлен в состо ние О и на выходе элемента Р1 31 - 0 Последующие импульсы готовности, поступающие на вход триггера 26, привод т к формированию сигнала на первом выходе ВВС при первом запуске формировател  34 при условии отсутстви  управл ющего сигнала на втором входе ВВС, Формирование сигнала на втором выходе ВВС 24 при поступлении сигнала на второй вход происходит аналогично рассмотренному выше.

ВВС 24 позвол ет осуществить асинхронное независимое обращение к блок пам ти- при чтении и записи информации .

Та.ким образом, введение в устройство элементов управлени  режимами записи и чтени  блока пам ти и блока временного согласовани  позвол ет регистрировать на перфоленте информацию , поступающую с неравномерным темпом от источника информации, и, таки образом, существенно повысить скорость регистрации информации от источника , сохран   скорость работы блока вывода.

Claims (1)

1. Устройство дл  регистрации информации, содержащее блок вывода информации, информационные входы которого соединены с выходами ключей, последовательно соединенные первый элемент И.ТШ, первый формирователь тл- Q coepy iieii с.-ву оцои-вто- ого счетчика счк- пульсов и первый элемент задержки, тывани  и с первым Е;ХОДОМ второго эле- выход которого соединен с управл ющими входами ключей, первый коммутатор , выходы которого соединены с ин

мента ИЛИ, блока сравнени  соединен с входом третьего формировател  импульсов и с вторым входом элемента

формационными входами ключей, счетчик 55 код третьего формировател  имциклов регистрации, вход которого соединен с выходом второго формировател  импульсов, информационные ходы соединены с входами дешифратора

и адресными входами первого коммута- тора, а выход переполнени  соединен с входом Сброс первого триггера, выход которого соединен с первым входом второго формировател , выход дешифратора соединен с первым входом первого элемента ИЛИ, отличающеес  тем, что, с целью увеличени  быстродействи  устройства, оно содержит регистр, блок пам ти, блок сравнени , второй коммутатор, второй, третий и четвертый элементы задержки, счетчики адресов записи и считывани , второй элемент ИПИ, элемент И, третий

формирователь импульсов и блок временного согласовани , первый вход которого  вл етс  входом Готовность устройства, второй вход блока временного согласовани  соединен с выходом

второго элемента )4ЛИ, первый выход  вл етс  выходом устройства, второй выход соединен с входом записи блока пам ти и через второй элемент задержки - с входом счетчика адресов записи , а третий выход блока временного согласовани  соединен с первым входом элемента И, информационные выходы счетчиков ад эесов записи и считывани  соединены соответственно с

информационными входами первой и второй групп блока сравнени  и второго коммутатора, инфо эмационные входы блока пам ти  вл ютс  информационными входами устройсугва, выходы соедийены с соответств лощими информационными входами регис;тра5 а адресные входы с соответствующими выходами второго коммутатора, выходы регистра соединены с соответствующими входами первого ко гмутатора.э выход третьего элемента задержки соединен с управл ющим входом регистра и с вторым входом первого элемента ИЛИ, выход элемента И соединен через четвертый элемент задержки с: входом третьего элемента задержки,, с управл ющим входом второго кo мyтaтopa и с установочным входом триггера, выход переполнени  счетчика циклов регистрации

coepy iieii с.-ву оцои-вто- ого счетчика счк- тывани  и с первым Е;ХОДОМ второго эле-

coepy iieii с.-ву оцои-вто- ого счетчика счк- тывани  и с первым Е;ХОДОМ второго эле-

мента ИЛИ, блока сравнени  соединен с входом третьего формировател  импульсов и с вторым входом элемента

пульсов соединен с вторым входом второго элемента Из выход триггера соединен с управл ющим входом блока вывода информации, второй вход первого

формировател  соединен с синхронизирующим выходом блока вывода.

2 о Устройство по П.1, о т л и ч а- е е с   тем, что блок временного с согласовани  содержит п ть триггеров, элемент ИЛИ, три элемента И, два формировател  импульсов и элемент задержки, вход которого соединен с

8

тьим выходами блока,выход третьего триггера соединен с первым входом элемента ИЛИ,с вторым входом первого триггера и  вл етс  первым выходом блока, выход четвертого триггера соединен с вторыми входами элемента ИЛИ и второ го триггера, выход элемента ИЛИ соединен с первыми входами первого формировател  импульсов и третьего эле-л . .-.liiijwj. j. A V-tiJ l J JJIC

ВЫХОДОМ первого формировател  импуль-tO мента И, выход второго формировател 

сов, а выход - с входом второго фор мировател  импульсов и с первыми входами первого и второго триггеров

импульсов соединен с вторыми входами первого формировател  и третьего элемента И, выход которого соединен со счетным входом п того триггера, втои

второго и первого элементов И, перимпульсов соединен с вторыми входам первого формировател  и третьего эл мента И, выход которого соединен со счетным входом п того триггера, вто

вые входы третьего и четвертого триг- 15 рые входы первого и второго элеменгеров  вл ютс  соответственно первым и вторым входами блока, вторые входы соединены соответственно с выходами первого и второго элементов И,которые :  вл ютс  соответственно вторым и тре20

тов и соединены соответственно с вы ходами первого и второго триггеров, а третьи входы соединены соответственно с первым и вторым выходами п того триггера.

8

тьим выходами блока,выход третьего триггера соединен с первым входом элемента ИЛИ,с вторым входом первого триггера и  вл етс  первым выходом блока, выход четвертого триггера соединен с вторыми входами элемента ИЛИ и второго триггера, выход элемента ИЛИ соединен с первыми входами первого формировател  импульсов и третьего эле-л . .-.liiijwj. j. A V-tiJ l J JJIC

мента И, выход второго формировател 

импульсов соединен с вторыми входами первого формировател  и третьего элемента И, выход которого соединен со счетным входом п того триггера, вторые входы первого и второго элеменрые входы первого и второго элемен

тов и соединены соответственно с выходами первого и второго триггеров, а третьи входы соединены соответственно с первым и вторым выходами п того триггера.

Редактор И.Рыбченко

Составитель Н.Мил ев Техред И.Попович

Заказ 5795/43 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Фие,2

Корректор А.Обручар