SU1104498A1 - Устройство дл сопр жени - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содер,жа1цее первый и второй блоки стековой пам ти, два счетчика, коммутатор , выходной регистр, выход первого счетчика соединен с адресным входом первого блока стековой пам ти, выход второго счетчика - с адресным . входом второго блока стековой пам ти, выход первого блока стековой пам ти соединен с первым информационным входом коммутатора, а выход второго блока стековой пам ти - с вторым информационным входом коммутатора, выход которого соединен с информационным входом выходного регистра, о т л и ч а ю щ е е с   тем,что, с целью расширени  его функциональных возможностей путем совместной работы разноскоростных устройств, в него введены третий и четвертый блоки стековой пам ти, два элемента ИЛИ, п ть элементов И, четыре триггера, элемент задержки. Три коммутатора и три формировател  импульсов , первые входы каждого из которых  вл ютс  соответственно входами синхронизации, признака окончани  массива и запроса информации устройства, информационные входы первого и второго блоков стековой пам ти соединены между собой и  вл ютс  информационным входом устрой- ства, информационные входы третьего и четвертого блоков стековой пам ти соединены ме щу собой и с первым выходом второго формировател  импульсов , второй выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с дторым выходом первого формировател  импульсов и с первг,1ми входами первого и .второго элементов И, выход первого элемента ИЛИ соединен с первыми входами третьего и четвертого элементов И, выходы первого, второго, третьего и четвертого элементов И соединены с входами управлени  записью соответственно первого, второiro , третьего и четвертого блоков стековой пам ти, адресные входы первого и третьего блоков стековой пам ти соединены между собой и с выходом первого счетчика, адресные входы второго и четвертого блоков стековой пам ти соединены между со бой и с выходом второго счетчика, выСО 00 ходы первого и второго триггеров соединены с входами п того элемента И, выход которого соединен с входом элемента задержки, выход которого  вл етс  выходом начала обмена устройства и соединен со сбрасывающими входами первого и второго триггеров, со счетным входом третьего триггера, с установочным входом четвертого триггера и со сбрасьгеаюо{ими входами первого и второго счетчиков , установочный вход первого

Description

триггера  вл етс  входом останова устройства, установочный вход второго триггера соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  входом пуска устройства, первый выход третьего триггера соединен с вторыми входам первого и третьего элементов И и с первыми управл ющими входами перво второго,третьего и четвертого комм торов, второй выход третьего триггера соединен с вторыми вхбдами .второго и четвертого элементов И и вторьми управл ю цими входами первого , второго, третьего и четверто го коммутаторов, выход четвертого триггера соединен с вторым входом третьего формировател  импульсов, первый выход которого соединен с первьм информационным входом второго коммутатора и вторым информационным входом третьего коммутато8 ра, второй информационный вход второго коммутатора и первый информационный вход третьего коммутатора соединены между собой и с первым выходом первого формировател  импульсов , второй выход третьего формировател  импульсов  вл етс  выходом синхроимпульсов устройства и соединен с управл ющим входом выходного регистра, выход которого  вл етс  информационным выходом устройства, выходы третьего и четвертого блоков стековой пам ти соединены с информационными входами четвертого коммутатора , выход которого соединен со сбрасывающим выходом четвертого триггера и вторым входом второго элемента ИЛИ, выход второго коммутатора соединен с запускающим входом первого счетчика, выход третьего коммутатора соединен с запускающим входом второго счетчика.

Изобретение относитс  к автоматик и вычислительной технике и может быть использовано дл  сопр жени  разноскоростных источника и приемника информации, в частности дл  св  зи устройства управлени  накопителем на магнитной ленте с электростатическим печатающим устройством.

Известно устройство дл  сопр жени , содержащее буферную пам ть с входным и выходным коммутаторами, с которыми соединены выходы счетчиков записи и считывани , вход каждого из которых соединен с одним из входов реверсивного счетчика с присоединенными к его выходам дешифраторами дл  блокировки записи и считывани  l .

Недостатком этого устройства  вл етс  невозможность сопр жени  при помощи него накопител  на магнитной ленте с выводным устройством в св зи с тем, что при поступлении информации в известное устройство со скоростью , превышающей скорость вьщачи, имеют место случаи блокировки записи в буферную пам ть. Это привело бы к потере части информации, так как накопитель на магнитной ленте формирует информационные потоки, непрерывные в пределах считываемой с магнитной ленты зоны.

Наиболее близким к изобретению по технической сущности  вл етс  устройство сопр жени , которое содержит два входных регистра, два блока стековой пам ти, счетчик записи и счетчи к считывани , два выходных регистра, коммутатор , четыре элемента И, индикатор состо ни  пам ти, распределитель импульсов записи, распределитель импульсов считывани , блок асинхронной записи, схему сравнени , регистр начального адреса и блок формировани  начала сообщени .Распределитель импульсов записи управл ет процессом записи входной информации во входные регистры. Распределитель импульсов считьшани  управл ет поочередным считыванием из блоков стековой пам ти в выходные регистры. Блок асинхронной записи управл ет очередностью перезаписи из входных регистров в блоки стековой пам ти и считыванием, отдава  приоритет процессу считьшани  перед записью. На выход устройства информаци  подаетс  с выходных регистров через коммутатор. Блоками

стековой пам ти управл ют счетчики записи и считывани  через схему .сранени  при помощи индикатора состо ни  пам ти, регистра начального адреса и блока формировани  на ала Соэбщени  2j .

Недостатком известного устройства  вл етс  также невозможность использовани  накопител  на магнитной ленте в качестве источника ийформации , так как возможны случаи, блокировки записи в пам ть, привод щие в потере части информации,котора  поступает непрерывно в пределах считьшаемой зоны со скоростью, превьшающей скорость вьщачи.

Целью изобретени   вл етс  расширение функциональных возможностей за счет совместной работы разноскоростных устройств.

Поставленна  цель достигаетс  тем, что в устройство дл  сопр жени , содержащее первый и второй блоки стековой пам ти, два счетчика, коммутатор, выходной регистр, выход первого счечика соединен с адресным входом первого блока стековой пам ти, выход второго счетчика - с адресным входом второго блока стековой пам ти, выход первого блока стековой пам ти соединен с первым информационным входом коммутатора, а выход второго блока стековой пам ти - с вторым информационным входом коммутатора, выход Которого соединен с информационным входом выходного регистра, введены третий и четвертый блоки стековой пам ти, два элемента ИЛИ, п ть элементов И, четьфе триггера, элемент задержки, три коммутатора и-три формировател  импульсон,первые входы каждого из которых  вл ютс  соответственно входами синхронизации , признака окончани  массива и запроса инфбрмации устройства, информационные входы первого и второго блоков стековой пам ти соединены между собой и  вл ютс  информационным входом устройства, информационные входы третьего и четвертого блоков стековой пам ти соединены между собой и с первым выходом второго формировател  импульсов, второй выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом первого формировател  импульсов и с первыми входами первого и второго элементов И, выход первого элемента ИЛИ соединен с первыми входами

третьего и четвертого элементов И выходы первого, второго третьего и четвёртого элементов И соединены с входами управлени  записью соответственно : первого, второго, третьего

и четвертого блоков стековой пам ти, адресные входы первого и третьего блоков стековой пам ти соединены между собой,и с выходом первого счетчика , адресные входы второго и четвертого блоков стековой пам ти соединены между собой и с выходом второго счетчика, выходы первого и второго триггеров соединены с входами п того элемента И, выход которого

соединен с входом элемента задержки, выход которого  вл етс  выходом начала обмена устройств и соединен со . сбрасывающими входами первого и второго триггеров, со счетным входом

третьего триггера, с установочным

входом четвертого триггера и со сбрасывающими входами первого и второго счетчиков, установочный вход первого триггера  вл етс  входом останова устройства, установочный вход второго триггера соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  входом пуска устройства , первый выход третьего триггера

соединен с вторыми входами первого и третьего элементов И и с первыми

управл ющими входами первого, второго , третьего и четвертого комму- . таторов, второй выход .третьего триггера соединен с вторыми входами второго и четвертого элементов И и вторыми управл ющими входами первого, второго, третьего и четвертого коммутаторов , выход четвертого триггера

соединен с вторым входом третьего формировател  импульсов, первый выход которого соединен с первым информационным входом второго коммутатора и вторым информационным входом третьего коммутатора, второй информационный вход второго коммутатора и первый информационный вход третьего коммутатора соединены между собой и с первым выходом первого формировател  импульсов, второй выход

третьего формировател  импульсов  вл етс  выходом синхроимпульсов устройства и соединен с управл ющим входом выходного регистра, выход которого  вл етс  информационным выходом устройства, выходы третьего и четвертого блоков стековой пам ти соединены с информационными входами четвертого коммутатора, выход которого соединен со сбрасывающим выходом четвертого триггера и вторы входом второго элемента ИЛИ, выход второго коммутатора соединен с запускающим входом первого счетчика, выход третьего коммутатора соединен с запускаюпщм входом второго счетчика . На фиг . 1 представлена структурна схема устройства сопр жени ; на фиг,2 - пример реализации формирова тел  импульсов;на фиг.З - временные диаграммы работы формировател  импульсов на фиг.4 - временные диаграммы работы устройства сопр жени  . Устройство сопр жени  содержит (фиг.1) первый 1 и второй 2 формирователи импульсов записи, первый элемент ИЛИ 3, первьй 4, второй 5, третий 6 и четвертый 7 элементы И, первый 8, второй 9, третий 10и чет вертьй 11 блоки стековой пам ти, второй элемент ИЛИ 12, первый триггер 13, второй триггер 14, п тый элемент И 15, элемент 16 задержки, третий 17 и четвертый 18 триггеры, первый 19 и второй 20 счетчики адресов пам ти, первый 21, второй 22, третий 23 и четвертый 24 коммутаторы , третий формирователь 25 импульсов (считывани ), выходной регистр 26.. Формирователь импульсов (фиг.2) содержит триггеры 2/ и 28, элементы И 29 и 30, распределитель 31 импульсов, представл ющий собой дешифратор , присоединенный к выходу счетчика, подключенного к генератор запускающих сигналов. Первый, второ и третий выходы распределител  импульсов соединены соответственно с первыми входами элементов И 29 и 30 и со сбрасьшающим входом триггера 28.Установочный вход триггера 28 соединен с выходом элемента И 29, второй вход которого соединен с выходом триггера 27. Установочный вхо триггера 27  вл етс  первым входом формировател , а сбрасьгеающий вход соединен с вторым инверсным выходом триггера 28. Первый выход триггера 28  вл етс  первым выходом формировател  и соединен с вторым входом элемента И 30, выход которого  вл етс  вторым выходом формировател . Блоки 8-11 стековой пам ти имеют встроенные дешифраторы дл  выборки адресов с двоичным адресным входом. Емкость их соответствует максимальному количеству слов в одном массиве информации источника. Первый 8 и второй 9 блокистековой пам ти имеют количество каналов с параллельной записью, соответствующее количеству разр дов информационного слова источника . Третий 10 и четвертьй 11 блоки стековой пам ти имеют по одному каналу записи. Элемент 16 задержки может быть выполнен в виде одновибратора. Счетчики 19 и 20 адресов пам ти представл ют собой соединение счетных триггеров с последовательным или параллельным переносом. Коммутаторы 21-24 представл ют собой элемент 2И-ИЛИ,, в каждом из которых один вход элемента И  вл етс  управл ющим , другой - информационным. Выходной регистр 26 выполнен на D-триггерах, количество которых соответствует количеству разр дов информационного слова источника. На временных диаграммах (фиг.З) . присутствуют перва  32, втора  33 и треть  34 серии сдвинутых импульсов , входной сигнал 33 формировател  импульсов, импульсы 36 триггера 27, импульсы 37 на первом выходе формировател , импульсы 38 на втором выходе формировател . На временных диаграммах (фиг.4) присутствуют сигнал 39 Пуск, синхроимпульсы 40 сопровождени  входной информации, сигнал 41 Останов источника информации, импульсы 42 первого триггера 13, импульсы 43 второго триггера 14, сигнал 44 Начало вижени  на первом выходе устройства , импульсы 45 Четвертого триггера 18, импульсы 46 на третьем выхое устройства, сопровождающие выходную информацию, сигнал 47 Конец считывани  пам ти, импульсы 48 ретьего триггера 17 дл  переключени  блоков стековой пам ти, импульсы 49 запуска первого счетчика 19 адресов. импульсы 50 запуска второго счетчика 20 адресов. Устройство сопр жени  работает следующим образом. Каждый массив информации, поступающий из источника, например устрой ства управлени  накопителем на магнитной ленте, записываетс  в один из двух блоков пам ти. При этом из другого блока считываетс  ранее записанньй предыдущий массив. Процес сы записи и считывани  протекают в пределах текущего массива с независимыми скорост ми, кажда  из которых определ етс  конкретным типом источника и приемника, и дл  их согласовани  цикл приема следующего массива может начатьс  только после окончани  обоих процессов. Дп  правильного функционировани  пам ти необходимо обеспечить своевре менное переключение сигналов в адрес ных и информационных цеп х по .отношению к цеп м записи или с читывани . Поэтому входные сигналы устройства сопр жени , св занные с работой блоков пам ти, проход т через формирователи 1, 2 и 25 импульсов (фиг.1) на выходах каждого из которых в ответ на входной импульс формируетс  пара импульсов по фазе согласованных с фазой местных тактовых импульсов, причем фронт импульса на втором выходе задержан относительно фронта импульса на первом выходе. Длительности этих импульсов и расстановка их во времени обусловлены типом примен емой пам ти. Импульсы с первого выхода формировател  используютс  дл  управлени  адресными цеп ми пам ти , а импульсы второго выхода дл  управлени  цеп ми записи или считывани . Работой формировател  импульсов (фиг.2) управл ют серии 32-34 сдвинутых импульсов, поступающих от распределител  31 импульсов. Входной сигнал 35, поступающий с произвольной фазой на первый -вход формировател , устанавливает триггер 27 в единичное состо ние 36, которое при отсутствии запрещающего сигнала на втором входе формировател  переписываетс  через элемент И 29 по импульсу серии 32 на триггер 28. При этом триггер 27 возвращаетс  в нулевое состо ние инверсным сигналом триггера 28, а на первом выходе формировател  возникает фронт импульса 37. При совпадении импульсов 33 серии и единичного состо ни  37 триггера 28 формируетс  задержанньй импульс 38 на выходе элемента И 30,  вл ющемс  вторым выходом формировател . По импульсу 34 серии триггер 28 возвращаетс  в нулевое состо ние, заверша  формирование импульса на первом выходе формировател . Вторые входы формирователей 1 и 2 (фиг.1) не используютс  в логических операци х иподключены к цепи посто нного разрешени . В исходном положении первый, второй и четвертьй триггеры наход тс  в нулевых состо ни х 42, 43 и 45 соответственно. Установка в исходное положение производитс  при включении электропитани  и может осуществл тьс  от цепи сброса источника информации через входную логику упом нутых триг- геров. Третий триггер может находитьс  в произвольном состо нии. Однако дл  удобства рассмотрени  примем его исходное положение также нулевьм 48. Работа устройства сопр жени  начинаетс  по сигналу Пуск 39, поступающему из источника информации на вход пуска и устанавливающему триггер 14 в единичное состо ние 43 через элемент ИЛИ 12. При этом с информационного входа на информационные входы первого 8 и второго 9 блоков стековой пам ти поступает первый непрерывный массив информации, сопровождаемый синхроимпульсами 40 на входе синхронизации устройства и формировател  1. Импульсы переключени  адресов записи с первого выхода формировател  1 поступают через коммутатор 22 на запускающий вход 49 счетчика 19, при помощи которого осуществл етс  перебор адресов первого 8 и третьего 10 блоков стековой пам ти. При этом запись информации в блок 8 обеспечиваетс  подачей на его управл ющий вход импульсов записи с второго выхода формировател  1 через элемент И 4. Одновременно эти импульсы подаютс  через элемент ИЛИ 3 и элемент И 6 на управл юЕций вход третьего блока 10 стековой пам ти дл  записи в него нулей по всем адресам за исключением последнего в текущем массиве. В последнем адресе записываетс  единица в качестве признака окончани  массива. Этот признак поступает,на второй вход устройства сопр жени  и вход формировател  2 из источника информации после окончани  массива и обы но не сопровождаетс  синхроимпульсом . Поэтому с второго выхода формировател  2 через элемент ИЛИ 3 и элемент И 6 подаетс  дополнительный импульс записи на управл ющий вход третьего блока 10 стековой па- м ти, на информационньй вход которо го действует в этот момент импульс с первого выхода формировател  2. Одновременно с записью в блок 8 должно осуществл тьс  считывание из блока 9 путем подачи сигналов Запрос информации от приемника на вход Запроса информации устройств и первый вход формировател  25. Одн

ко при записи первого массива сигналы Запрос информации блокируютс  по второму входу формировател  25 сигналом 45 триггера 18, который . находитс  в нулевом состо нии до окончани  записи первого массива. После выработки признака окончани  массива движение магнитной ленты ; накопител  прекращаетс  по инициативе его устройства управлени  сигналом Останов, который подаетс  также в устройство сопр жени  наего вход останова и устанавливает в единичное положение 42 триггер 13, сообща  о возможности полз чени  из источника следующего массива.

Чтобы получить следующий массив, необходимо магнитную ленту источника вновь привести в движение, дл  чего с выхода начала обмена устройства сопр жени  в источник посылаетс  сигнал 44 Начало движени . Этот сигнал возникает на выходе элемента 16 задержки в результате срабатывани  элемента И 15 при совпадении единичных состо ний 42 и 43 триггеров 13 и 14, сигнализирующих об окончании как процесса записи текущего, так и процесса считьюани  предыдущего массивов. Поскольку при записи первого массива отсутствует предыдущий и процесс считывани  блокируетс , то триггер 14 заранее установлен в единичное состо ние на начальном этапе работы сигналом 39 Пуск.

Сигналом 44 Начало движени  триггеры 13 и 14 привод тс  в исход1

первого блока 8 стековой пам ти и соответствующего ему признака конца из третьего блока 10 стековой пам ти Переключение блоков пам ти с режима записи на режим считывани  и наоборот осуществл етс  под действием противофазных выходных сигналов триггера 1 7 на элементы И 4-7 и на коммутаторы 21-24.При этом импульсы записи с второго выхода формировател  1 проход т теперь уже через элементы И 5 и 7, а импульсы переключени  адресов записи с первого выхода формировател  1 проход т через коммутатор 23 на вход 50 счетчика 20. На вход счетчика 19 теперь поступают через коммутатор 22 импульсы переключени  адресов считывани , сформированные на первом выходе формировател  25 по сигналам приемника Запрос .информации. Перебор адресов считывани  идет в том же пор дке что и при записи (стекова  организаци  пам ти). Выходна  информаци  первого блока 8 стековой пам ти через коммутатор 21 записываетс  в выходной регистр 26 импульсами сопровождени  выходной информации (импульсами считывани ) со второго выхода формировател  25.

При достижении в процессе считывани  последнего адреса массива возникает сигнал 47 Конец считывани  пам ти на выходе третьего блока 10 стековой пам ти. Этот сигнал через коммутатор 24 устанавливает триггер 14 в единичное состо ние 43, а триггер 18 - в нулевое 45, прекраща  . iP. , ное нулевое состо ние. Элемент 16 задержки, который раздел ет во времени процессы установки и сброса этих триггеров, создает устойчивость в работе. Сигнал 44 Начало движени  подаетс  также на сбрасывающие входы адресных счетчиков 19 и 20 дл  установки их в исходное состо ние, на установочньй вход триггера 18 дл  сн ти  запрета считывани  45 с второго входа формировател  25 на счетный вход триггера 17, который при этом измен ет свое состо ние 48 на противоположное. С этого момента начинаетс  запись следующего массива во второй блок 9 стековой пам ти и соответствующего ему признака конца в четвертый блок 11 стековой пам ти и одновременное считывание предьщущего массива из вьщачу в приемник импульсов А6 сопровождени  на выходе синхроимпульсов устройства. При скорости работы приемника вьппе, чем источника , триггер 14 будет ожидать в единичном состо нии окончани  записи. Когда триггер 13 по окончании записи также установитс  в единичное состо ние, сработает элемент И 15 и все процессы повтор тс  при переключенных входных и выходных цеп х блоков пам ти. При скорости работы 8 приемьика ниже, чем источника, первым установитс  в единичное состо ние триггер 13, ожида  окончани  считывани . Таким образом, благодар  введению новых св зей и элементов, устройство позвол ет передавать информацию от источника, формирующего непрерывные массивы, к приемнику, скорость работы которого отлична от скорости работы источника.

Вмдг

T-TfL

гд

JZ

53

35

Г1

36

Вымд

Bbiwd2

30

0(/г.

(I

:П

A/2.J

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее первый и второй блоки стековой памяти, два счетчика, коммутатор , выходной регистр, выход первого счетчика соединен с адресным входом первого блока стековой памяти, выход второго счетчика - с адресным входом второго блока стековой памяти, выход первого блока стековой памяти соединен с первым информационным входом коммутатора, а выход второго блока стековой памяти - с вторым информационным входом коммутатора, выход которого соединен с информационным входом выходного регистра, о т л и ч а ю щ е е с я тем,что, с целью расширения его функциональных возможностей путем совместной работы разноскоростных устройств, в него введены третий и четвертый блоки стековой памяти, два элемента ИЛИ, пять элементов И, четыре триггера, элемент задержки, Три коммутатора и три формирователя импульсов , первые входы каждого из которых являются соответственно входами синхронизации, признака оконча ния массива и запроса информации устройства, информационные входы первого и второго блоков стековой памяти соединены между собой и являются информационным входом устройства, информационные входы третьего и четвертого блоков стековой памяти соединены меищу собой и с первым выходом второго формирователя импульсов, второй выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом первого формирователя им пульсов и с первыми входами первого и .второго элементов И, выход первого элемента ИЛИ соединен с первыми входами третьего и четвертого элементов И, выходы первого, второго, третьего и четвертого элементов И соединены с входами управления записью соответственно первого, второго, третьего и четвертого блоков стековой памяти, адресные входы первого и третьего блоков стековой памяти соединены между собой и с выходом первого счетчика, адресные входы второго и четвертого блоков, стековой памяти соединены между собой и с выходом второго счетчика, выходы первого и второго триггеров соединены с входами пятого элемента И, выход которого соединен с входом элемента задержки, выход которого является выходом начала обмена устройства и соединен со сбрасы- вающими входами первого и второго триггеров, со счетным входом третьего триггера, с установочным входом четвертого триггера и со сбрасывающими входами первого и второго счетчиков, установочный вход первого триггера является входом останова устройства, установочный вход второго триггера соединен с выходом второго элемента ИЛИ, первый вход которого является входом пуска устройства, первый выход третьего триггера соединен с вторыми входами первого и третьего элементов И и с первыми управляющими входами первого, второго,третьего и четвертого коммута торов, второй выход третьего триггера соединен с вторыми входами второго и четвертого элементов И и вторыми управляющими входами первого, второго, третьего и четвертого коммутаторов, выход четвертого триггера соединен с вторым входом третьего формирователя импульсов, первый выход которого _соединен с первым информационным входом второго коммутатора и вторым информационным входом третьего коммутато ра, второй информационный вход второго коммутатора и первый информационный вход третьего коммутатора соединены между собой и с первым выходом первого формирователя импульсов, второй выход третьего формирователя импульсов является выходом синхроимпульсов устройства и соединен с управляющим входом выходного регистра, выход которого является информационным выходом устройства, выходы третьего и четвертого блоков стековой памяти соединены с информационными входами четвертого коммутатора, выход которого соединен со сбрасывающим выходом четвертого триггера и вторым входом второго элемента ИЛИ, выход второго коммутатора соединен с запускающим входом первого счетчика, выход третьего коммутатора соединен с запускающим входом второго счетчика.