SU1583980A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к регистровым запоминающим устройствам, и может быть применено в вычислительных комплексах дл  обмена информацией между оперативной пам тью ЭВМ и внешними запоминающими устройствами (ВЗУ). Целью изобретени   вл етс  расширение области применени  БЗУ за счет независимых записи и чтени  данных. БЗУ содержит три коммутатора, два накопител , элементы И, счетчик адресов записи, счетчик адресов чтени , два реверсивных счетчика, блок управлени , элементы НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Цель достигаетс  путем организации возможности записи или чтени  из накопител  до завершени  текущего режима работы БЗУ и блокировки записи в накопитель или чтени  из накопител  во врем  работы с высокоскоростными ВЗУ. 1 з.п. ф-лы, 2 ил.

Description

(21)4606591/24-24

(22)11.08.88

(46) 07.08.90. Бюл. № 29

(72) Э. Л. Джанджул н, Р. А. Мирзо н

и Г. А. Ягдж н

(53)681.327.6 (088.8)

(56)Патент Франции № 2440058, кл. G 11 С 19/00, опублик. 1985.

Авторское свидетельство СССР № 1200335, кл. G 11 С 19/00, 1984.

(54)БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

(57)Изобретение относитс  к вычислительной технике, а именно к регистровым запоминающим устройствам, и может быть применено в вычислительных комплексах дл  обмена информацией между оперативной пам тью ЭВМ и внешними запоминающими устройствами (ВЗУ). Целью изобретени   вл етс  расширение области применени  БЗУ за счет независимых записи и чтени  данных . БЗУ содержит три коммутатора, два накопител , элементы И, счетчик адресов записи , счетчик адресов чтени , два реверсивных счетчика, блок управлени , элементы НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Цель достигаетс  путем организации возможности записи или чтени  из накопител  до завершени  текущего режима работы БЗУ и блокировки записи в накопитель или чтени  из накопител  во врем  работы с высокоскоростными ВЗУ. 1 з. п. ф-лы, 2 ил

Изобретение относитс  к вычислительной технике, а именно к регистровым запоминающим устройствам, и может быть применено в вычислительных комплексах дл  обмена информацией между оперативной пам тью ЭВМ и внешними запоминающими устройствами (ВЗУ).

Цель изобретени  - расширение области применени  устройства за счет независимых записи и чтени  данных.

На фиг. 1 представлена схема БЗУ; на фиг. 2 - временные диаграммы работы устройства .

Буферное запоминающее устройство содержит коммутатор 1, накопители 2 и 3, элемент НЕ 4, элементы И 5 и 6, коммутаторы 7 и 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, счетчик 10 адресов чтени , счетчик 11 адресов записи, реверсивные счетчики 12 и 13 блок 14 управлени , включающий в себ  элементы И 15 и 16, элементы И-НЕ 17-21, триггеры 22 к 23, элементы ИЛИ 24-28, элемент НЕ 29.

Устройство также содержит вход 30 запроса записи, вход 31 тактовых импульсов, вход 32 запроса чтени , информационные выходы 33, выход 34 режима работы, выход 35 запроса выдачи данных, выход 36 разрешени  приема данных, выход 37 запроса приема данных, выход 38 разрешени  выдачи данных и информационные входы 39.

Устройство работает следующим образом.

Данные, поступающие на информационные входы устройства, записываютс  в накопитель 2 или 3 по значению адресного счетчика 11, а чтение из накопител  2 или 3 производитс  по значению адресного счетчика 10, причем считанные данные на информационный выход 33 БЗУ поступают через коммутатор 1, который управл етс  значением старшего разр да счетчика чтени  10. Счетчики 10 и 11 считают циклически, указыва  адрес  чеек накопителей, по которым будут производитьс  запись или чтение данных соответственно. Реверсивные счетчики 12 и 13 показывают количество заполСП

оо со со

00

ненных  чеек накопителей 2 или 3 соответственно . Разр дность счетчиков 10-13 выбираетс , исход  из объема накопителей 2 и 3. Так, если объем каждого накопителевые уровни, а на выходах 36 и 37 - единичные уровни.

С приходом сигнала «Запрос записи на вход 30 устройства (момент времени б)

«-разр д «VI .I

л  равен 2, то счетчики 10 и 11 должны g на выходе элемента И 5 устанавливаетс  единичный уровень, тем самым разреша  подключить выходы счетчика 11 через коммутатор 8 к адресным входам накопител  2, а также прохождение тактового импульса от входа устройства 31. По леред- Ю нему фронту тактового импульса через элемент И 16 происходит запись данных с информационного входа 39 в накопитель 2 по адресу счетчика 11, а по заднему фронту тактового импульса происходит модификаци  счетчика 11 и счетчика 12. На выходе 38 разрешени  выдачи данных по вл етс  единичный уровень, так как значение счетчика 12 отлично от нул . После некоторых циклов записи в БЗУ устройство управлени  снимает сигнал «Запрос записи и подает

быть гг+1 -разр дными, а 12 и 13 ными.

Старший разр д счетчика 11 определ ет, в какой из накопителей можно производить запись.

Выходы элементов И 5 и 6 блокируют элементы И-НЕ 17 и 18 дл  прохождени  тактового импульса по записи, а старший разр д счетчика 10 блокирует элементы И- НЕ 19 и 20 дл  прохождени  тактового импульса по чтению. Выходы элементов И- 15 НЕ 17 и 18 модифицируют счетчики 12 и 13 соответственно по пр мому счетному входу, производ т запись в накопитель 2 или 3 и посредством элемента И 16 модифицируют счетчик 11. Выходы элементов

И-НЕ 19 и 20 модифицируют счетчики 1220 сигнал «Запрос чтени  по входу 32 уст- и 13 по реверсивному счетному входу соот- ройства (момент времени в), ветственно, сбрасывают управл ющие триг-На выходе элемента И 5 устанавливает- геры 22 и 23, если они установлены, и по- с  нулевой уровень, разреша  подключить вы- средством элемента И 15 модифицируют ходы счетчика 10 через коммутатор 8 к адрес- счетчик 10 чтени . Единичные выходы управ-25 ным входам накопител  2, прохождение тактол ющих триггеров 22 и 23 поступают на элемент ИЛИ 25, выход которого  вл етс  запросом выдачи данных в БЗУ, а нулевые вы ходы подключены к элементу ИЛИ 24, выход которого  вл етс  признаком разрешевого импульса через элемент И-НЕ 19 и выдачу информации от накопител  2 через коммутатор 1 на информационный выход 33, так как значение старшего разр да счетчика 10 равно нулю. По заднему фронту

ни  приема данных в накопители 2 и 3. 30 тактового импульса происходит модификаци  счетчика 10 через элемент И 15 по счетному входу и счетчика 12 по обратному счетному входу.

При отсутствии сигналов «Запрос записи и «Запрос чтени  на информационном вы- сом приема данных из ВЗУ, а выход эле- 35 ходе 33 БЗУ находитс  информаци   чейки мента ИЛИ 28 - признаком разрешени  накопител , адрес которого указывает счет- выдачи данных из накопителей 2 или 3. чик 10 (на управл ющих входах коммутаВыходы счетчиков 12 и 13 поступают на n-входовые элементы ИЛИ 27 и 26 соответственно , выходы которых поступают на элемент И-НЕ 21 и на элемент ИЛИ 28. Выход элемента И-НЕ 21  вл етс  запроВыходы 35 и 37 дают возможность без потери данных производить обмен между ОП и ВЗУ при соблюдении следующего услови : объемы накопителей должны быть равными объему блока данных ВЗУ. Так, при операции «Запись (данные считываютс  из ОП и записываютс  в ВЗУ) устройство управлени  ВЗУ выдает сигнал «Чтение на вход 32 при переполнении одного из накопителей , признаком которого  вл етс  по вление единичного уровн  на выходе 35 БЗУ, а при операции «Чтение (данные считываютс  из ВЗУ и записываютс  в ОП) устройство управлени  БЗУ выдает сигнал записи на вход 30 БЗУ при отсутствии данных в одном из накопителей, признаком кототоров 7 и 8 - нулевой уровень).

В момент времени г на временной диаграмме показана ситуаци , когда после нескольких циклов чтени  устройство управлени  продолжает запись в накопитель 2.

В момент времени д производитс  запись в последнюю  чейку накопител  2. 45 Выход переполнени  счетчика 12 устанавливает триггер 22, а задний фронт тактового импульса устанавливает в единицу старший разр д счетчика 11 и на управл ющем выходе устройства 34 по вл етс  признак режима работы («Запись/Чтение),разреша  устройству продолжать операцию в режиме одновременной записи и чтени  с БЗУ. Единичный уровень на выходе триггера 22 выдает на выход 35 устройства запрос выдачи данных. Если будет продолжена запись в БЗУ, то произойдет пере50

В момент времени д производитс  запись в последнюю  чейку накопител  2. 45 Выход переполнени  счетчика 12 устанавливает триггер 22, а задний фронт тактового импульса устанавливает в единицу старший разр д счетчика 11 и на управл ющем выходе устройства 34 по вл етс  признак режима работы («Запись/Чтение),раз реша  устройству продолжать операцию в режиме одновременной записи и чтени  с БЗУ. Единичный уровень на выходе триггера 22 выдает на выход 35 устройства запрос выдачи данных. Если будет продолжена запись в БЗУ, то произойдет перерого  вл етс  по вление единичного уровн  на выходе 37 БЗУ.

На временной диаграмме (фиг. 2, момент

времени а) последовательно исходное состо - . „.

ние БЗУ. Счетчики 10-13 и триггеры 22 и 23 5Б полнение накопител  3 (момент времени е) сброшены сигналом начальной установки (не и счетчика 13. Триггер 23 установитс  в показано). При этом на управл ющих вы-- «1, а старший разр д счетчика 11 в «О ходах БЗУ 34, 35 и 38 установлены ну- и на управл ющем выходе 36 «Разрешение

левые уровни, а на выходах 36 и 37 - единичные уровни.

С приходом сигнала «Запрос записи на вход 30 устройства (момент времени б)

VI.I

сигнал «Запрос чтени  по входу 32 уст- ройства (момент времени в), На выходе элемента И 5 устанавливает- с  нулевой уровень, разреша  подключить вы- ходы счетчика 10 через коммутатор 8 к адрес- ным входам накопител  2, прохождение тактового импульса через элемент И-НЕ 19 и выдачу информации от накопител  2 через коммутатор 1 на информационный выход 33, так как значение старшего разр да счетчика 10 равно нулю. По заднему фронту

тактового импульса происходит модификаторов 7 и 8 - нулевой уровень).

В момент времени г на временной диаграмме показана ситуаци , когда после нескольких циклов чтени  устройство управлени  продолжает запись в накопитель 2.

В момент времени д производитс  запись в последнюю  чейку накопител  2. 5 Выход переполнени  счетчика 12 устанавливает триггер 22, а задний фронт тактового импульса устанавливает в единицу старший разр д счетчика 11 и на управл ющем выходе устройства 34 по вл етс  признак режима работы («Запись/Чтение),разреша  устройству продолжать операцию в режиме одновременной записи и чтени  с БЗУ. Единичный уровень на выходе триггера 22 выдает на выход 35 устройства запрос выдачи данных. Если будет продолжена запись в БЗУ, то произойдет пере0

. „.

Б полнение накопител  3 (момент времени е) и счетчика 13. Триггер 23 установитс  в «1, а старший разр д счетчика 11 в «О и на управл ющем выходе 36 «Разрешение

приема данных по витс  нулевой уровень, запреща  продолжать запись в БЗУ. Далее снимаетс  «Запрос записи и на входе 32 устанавливаетс  сигнал «Запрос чтени . Следующим тактовым импульсом (задним фронтом ) происходит сброс триггера 22 и на выходе 36 устанавливаетс  единичный уровень , но так как на управл ющем выходе 34 («Запись/Чтение) нулевой уровень, то внешнему устройству запрещаетс  выдавать сигнал «Запрос записи.

В момент времени ж на временной диаграмме представлена ситуаци , когда происходит чтение из последней  чейки накопител  2. На выходе элемента ИЛИ 27 устанавливаетс  нулевой уровень, на управл ющем выходе 37 «Запрос приема данных устанавливаетс  единичный уровень. Последним тактовым импульсом устанавливаетс  в единичный уровень старший разр д счетчика 10 и тот же уровень устанавливает10

15

из накопител  2 и с обнулением счетчика 12 на выходе 38 «Разрешение выдачи данных по вл етс  нулевой уровень. Получив признак об отсутствии информации в накопителе, внешнее устройство снимает сигнал «Запрос чтени  и операци  с БЗУ завершаетс .

Таким образом, предлагаемое БЗУ обеспечивает возможность применени  его в устройствах управлени , где осуществл етс  обмен информацией с различными скорост ми , совмеща  запись и считывание информации, причем обмен информацией производитс  без потери данных.

Claims (2)

1. Буферное запоминающее устройство, содержащее первый и второй накопители, информационные входы которых объединены и  вл ютс  информационными входами устс  на управл ющем выходе устройства 34, 20 ройства, первый коммутатор, выходы которотем самым разреша  чтение из накопител  3 и запись в накопитель 2. Задним фронтом следующего тактового импульса происходит сброс триггера 23 и на выходе 35 запроса выдачи данных по вл етс  нулевой уровень. В момент времени з происходит чтение информации из последней  чейки накопител  3. Тактовый импульс обнул ет счетчик 10, вследствие чего на выходах 34 и 38 по вл етс  нулевой уровень и устройству управлени  сообщаетс , что оба накопител  пустые. Внешнее устройство снимает сигнал «Запрос чтени , устанавливает «Запрос записи и следующим тактовым импульсом производитс  запись в первую  чейку накопител  2. В момент времени и производитс  запись в последнюю  чейку накопител  2 и происходит переполнение счетчика 12. Импульсом переполнени  устанавливаетс  в единичный уровень триггер 22, а на выходах 34 и 35 устанавливаетс  единичный уровень. ;Внешнее устройство выдает сигнал «Запрос чтени  и следующим тактовым импульсом производитс  запись в первую  чейку накопител  3 и чтение из первой  чейки накопител  2. В момент времени к происходит запись в последнюю  чейку накопител  3 и чтение из последней  чейки накопител  2. Устройство снимает сигнал «Запрос записи, продолжает чтение из накопител  3 и в момент времени л вновь выдает сигнал «Запрос записи (так как на выходе 34 единичньщ уровень) и начинает запись в накопитель

2. Когда считываетс  последн    чейка из накопител  3 (момент времени м), что счетчик 10 обнул етс , на выходе 34 устанавливаетс  нулевой уровень и внешнее устройство снимает сигнал «Запрос чтени  и продолжает запись в накопитель 2 до окончани  блока данных, дли- ра которого задаетс  внешним устройством. В момент времени н включаетс  сигнал «Запрос чтени , считываетс  информаци 

25

30

35

го  вл ютс  информационными выходами устройства , счетчик адресов записи, счетчик адресов чтени , первый и второй реверсивные счетчики, блок управлени , первый, второй и третий входы которого  вл ютс  соответственно входом запроса записи устройства , входом тактовых импульсов устройства , входом запроса чтени  устройства, выходы первого и второго накопителей подключены к информационным входам соответственно первой и второй групп первого коммутатора, первый и второй выходы блока управлени  подключены к счетным входам соответственно счетчика адресов чтени  и счетчика адресов записи, третий и четвертый выходы блока управлени  подключены соответственно к входу пр мого счета и входу обратного счета первого реверсивного счетчика, выход переноса которого подключен к четвертому входу блока управлени , п тый и шестой выходы блока управлени  подключены соответственно к входу пр мого счета и входу обратного счета второго реверсивного счетчика, выход переноса которого подключен к п тому входу блока управлени , седьмой и восьмой выходы блока управлени  подключены к входам ре45 жимов соответственно первого и второго накопителей , отличающеес  тем, что, с целью расширени  области применени  за счет независимых записи и чтени  данных, оно содержит второй и третий коммутаторы, первый и второй элементы И, элемент НЕ и

50 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого  вл етс  выходом режима работы устройства , информационные выходы счетчика адресов чтени  подключены к информационным входам первых групп второго и третьего коммутаторов, информационные входы вто55 рых групп которых подключены к информационным выходам счетчика адресов записи, выход старшего разр да которого подключен к входу элемента НЕ, к первому входу

40

из накопител  2 и с обнулением счетчика 12 на выходе 38 «Разрешение выдачи данных по вл етс  нулевой уровень. Получив признак об отсутствии информации в накопителе, внешнее устройство снимает сигнал «Запрос чтени  и операци  с БЗУ завершаетс .

Таким образом, предлагаемое БЗУ обеспечивает возможность применени  его в устройствах управлени , где осуществл етс  обмен информацией с различными скорост ми , совмеща  запись и считывание информации, причем обмен информацией производитс  без потери данных.

Формула изобретени 

1. Буферное запоминающее устройство, содержащее первый и второй накопители, информационные входы которых объединены и  вл ютс  информационными входами уст5

0

5

го  вл ютс  информационными выходами устройства , счетчик адресов записи, счетчик адресов чтени , первый и второй реверсивные счетчики, блок управлени , первый, второй и третий входы которого  вл ютс  соответственно входом запроса записи устройства , входом тактовых импульсов устройства , входом запроса чтени  устройства, выходы первого и второго накопителей подключены к информационным входам соответственно первой и второй групп первого коммутатора, первый и второй выходы блока управлени  подключены к счетным входам соответственно счетчика адресов чтени  и счетчика адресов записи, третий и четвертый выходы блока управлени  подключены соответственно к входу пр мого счета и входу обратного счета первого реверсивного счетчика, выход переноса которого подключен к четвертому входу блока управлени , п тый и шестой выходы блока управлени  подключены соответственно к входу пр мого счета и входу обратного счета второго реверсивного счетчика, выход переноса которого подключен к п тому входу блока управлени , седьмой и восьмой выходы блока управлени  подключены к входам ре5 жимов соответственно первого и второго накопителей , отличающеес  тем, что, с целью расширени  области применени  за счет независимых записи и чтени  данных, оно содержит второй и третий коммутаторы, первый и второй элементы И, элемент НЕ и

0 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого  вл етс  выходом режима работы устройства , информационные выходы счетчика адресов чтени  подключены к информационным входам первых групп второго и третьего коммутаторов, информационные входы вто5 рых групп которых подключены к информационным выходам счетчика адресов записи, выход старшего разр да которого подключен к входу элемента НЕ, к первому входу

0

второго элемента И и к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу старшего разр да счетчика адресов чтени , к управл ющему входу первого коммутатрора и шестому входу блока управлени , выход элемента НЕ подключен к первому входу первого элемента И, второй вход которого подключен к второму входу второго элемента И и к дев тому выходу блока управлени , выход первого элемента И подключен к управл ющему входу второго коммутатора и седьмому входу блока управлени , восьмой вход которого подключен к управл ющему входу третьего коммутатора и выходу второго элемента И, выходы второго и третьего коммутаторов, подключенных к адресным входам соответственно первого и второго накопителей, информационные выходы первого и второго реверсивных счетчиков подключены к входам соответственно первой и второй групп блока управлени , дес тый, одиннадцатый, двенадцатый и тринадцатый выходы блока управлени   вл ютс  соответственно выходом запроса выдачи данных, выходом разрешени  приема данных, выходом запроса приема данных и выходом разрешени  выдачи данных устройства.

2 Устройство по п. 1, отличающеес  тем, что блок управлени  содержит первый и второй триггеры, элементы И-НЕ, элементы ИЛИ, элементы И и элемент НЕ, вход которого  вл етс  шестым входом блока управлени  и подключен к первому входу первого элемента И-НЕ, выход которого подключен к первому входу первого элемента И, к входу сброса первого триггера и  вл етс  шестым выходом блока управлени , выход элемента НЕ подключен к первому входу второго элемента И-НЕ, выход которого  вл етс  четвертым выходом блока управлени  и подключен к входу сброса второго триггера и второму входу первого эле0

0

мента И, выход которого  вл етс  первым выходом блока управлени , второй вход первого элемента И-НЕ  вл етс  третьим входом блока управлени  и подключен к

второму входу второго элемента И-НЕ, третий вход которого  вл етс  вторым входом блока управлени  и подключен к третьему входу первого элемента И-НЕ и первым входам третьего и четвертого элементов И- НЕ, вторые входы которых  вл ютс  соответственно восьмым и седьмым входами блока управлени , третий вход третьего элемента И-НЕ  вл етс  первым входом и дев тым выходом блока управлени  и подключен к третьему входу четвертого элемента

И-НЕ, выход которого  вл етс  третьим и седьмым выходами блока управлени  и подключен к первому входу второго элемента И, выход которого  вл етс  вторым выходом блока управлени , выход третьего элемента И-НЕ  вл етс  п тым и восьмым выходами блока управлени  и подключен к второму входу второго элемента И, пр мые выходы первого и второго триггеров подключены к входам первого элемента ИЛИ, выход которого  вл етс  дес тым выходом блока управ5 лени , инверсные выходы первого и второго триггеров подключены к входам второго элемента ИЛИ, выход которого  вл етс  одиннадцатым выходом блока управлени , входы установки первого и второго триггеров  вл ютс  соответственно п тым и

0 шестым входами блока управлени , выход третьего элемента ИЛИ подключен к первым входам п того элемента И-НЕ и п того элемента ИЛИ, выходы которых  вл ютс  соответственно двенадцатым и тринадцатым выходами блока управлени , выход четвер5 того элемента ИЛИ подключен к вторым входам п того элемента И-НЕ и п того элемента ИЛИ, входы третьего и четвертого элементов ИЛИ  вл ютс  входами соответственно первой и второй групп блока управлени .

39 о

30 о

а. б ёгде

IIIJ-IJr

31 30 32 J4 3556-ГГ

57

38

И

so

Л Л7

I I

Я

Фиг.2