SU1376074A1

SU1376074A1 - Устройство дл программируемой задержки информации

Info

Publication number: SU1376074A1
Application number: SU864109146A
Authority: SU
Inventors: Анатолий Николаевич Мельник; Борис Викторович Карпухин; Евгений Ефимович Береза
Original assignee: Предприятие П/Я В-2445
Priority date: 1986-08-15
Filing date: 1986-08-15
Publication date: 1988-02-23

Abstract

Изобретение относитс к вычисли- .тельной технике и может быть использовано в цифровых вычислительных машинах . Цель изобретени - повышение быстродействи устройства. Устройство содержит первьй 1 и второй 2 блоки пам ти, счетчик 3, выходной 4 и входной 8 регистры данных, блок 6 синхронизации, регистр 10 кода задержки , элемент 11 задержки и элемент ИЛИ 14, При работе устройства происходит одновременна запись информации с входного регистра в один из блоков пам ти, и чтение из другого блока пам ти.с записью в выходной регистр по одному и тому же адресу. 2 ил.

Description

СО

а о

4

Ф1/г.1

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах.

Цель изобретени - повышение быстродействи устройства.

На фиг. 1 изображена структурна схема устройства дл программируемой задержки информации; на фиг. 2 - диаграммы , по сн ющие его работу.

Устройство (фиг. 1) содержит пер- вьш 1 и второй 2 блоки пам ти, счетчик 3, выходной регистр 4 данных, выход которого вл етс информационным вьпсодом 5 устройства, блок 6 синхронизации , вход запуска которого вл етс первым входом 7 синхронизации устройства, входной регистр 8 данных информационный вход которого. вл етс информационньм входом 9 устройства, регистр 10 кода задержки, элемент 11 задерлски. Устройство имеет управл ющий вход 12 и второй вход 13 синхронизации и содер сит элемент ИЛИ 14.

Устройство дл программируемой задержки работает следующим образом.

В начальный момент времени на входы 12 и 13 устройства поступают соответственно код задержки и сопро- воздающий его управл ющий сигнал, по которому осуществл етс прием кода задержки в регистр 10 кода задержки. Кроме того, управл ющий сигнал через элемент 11 задержки поступает на вход сброса счетчика 3, устанавлива его в нулевое состо ние.

Элемент 11 задержки задерживает управл ющий сигнал на врем установки кода задержки на выходе регистра 10 кода задержки.

На вход запуска блока 6 синхронизации поступает сигнал типа меандр (фиг. 2а). С .выходов блока 6 синхро- низации с игнала типа меандр (фиг.26, в) поступают на вход записи-считывани блоков .1 и 2. На вычитаювщй вход счетчика 3 подаетс сигнал с входа 7 синхронизации устройства. С приходом на вычитающий вход счетчика 3 (нахо- д щегос в йулевом состо нии) нулевого значени сигнала на выходе заема. счетчика 3 вырабатываетс сигнал заема. Сигнал заема поступает на вхо разрешени записи счетчика 3, который при этом осуществл ет прием кода задержки, подаваемого на его информационный вход с выхода регистра 10 кода задержки. При записи в счет

s 0 5

0

,.

5

чик 3 кода задержки, отличного от нул , сигнал заема мен ет свое значение , и прием кода в счетчик 3 прекращаетс . Приход каждого синхроимпульса на (вычитающий вход) счетчика 3 уменьшает значение его выхода на единицу . При достижении нулевого состо ни счетчика 3 вновь вырабатьшаетс сигнал .заема и осуществл етс перезапись кода задержки с выхода регистра 10 кода задержки в счетчик 3. Таким образом, счетчик 3 повтор ет .каждое свое состо ние через п тактов работы устройства, отсчитываемых входными синхросигналами (п - код задержки).

Код с выхода счетчика 3 (устанавливаемый в начале такта и действующий на всем его прот жении) подаетс на адресные входы блоков 1 и 2, обеспечива обращение к определенной чейке.

Сигнал типа меандр, поступающий на вход блоков накопителей 1 и 2, задает по установленному адресу в первый период частоты синхронизации устройства (фиг. 2а, б, в), например, режим считывани дл блока 1 и режим записи дл блока 2.

Сигнал типа меандр, поступающий на синхровходы входного 8 и выходного 4 регистров обеспечивает запись информации, поступающей с входа 9 в регистр 8, затем в блок 2, а также с блока 1 в регистр 4. В момент времени t 2 происходит изменение состо ни счетчика 3 на единицу. На вход блока 1 поступает сигнал Запись, на блок 2 - сигнал Считывание. Сигналы Считывание и Запись на входах блоков 1 и 2 действуют в течение времени tj - t, т.е. в течение периода частоты синхронизации устройства . За врем t - t нова информаци , поступивша по входу 9 на устройство , запишетс в регистр 8 и в блок 1, а с блока 2 - в регистр 4. В момент времени t 5- происходит изменение адреса на вь1ходе счетчика 3 на единицу и в момент времени t j- tg, происходит считывание информации с блока 1 в регистр 4 и запись информации с выхода 9 устройства в регистр 8 и в блок 2 и т.д. Сигнал заема с выхода счетчика 3 поступает на один из входов элемента ИЛИ 14, на другой вход которого подаетс выход Младшего разр да регис гра 10 кода

задержки. Если в регистре 10 кода задержки записано четное значение кода (младший разр д равен О), то с выхода элемента ШЖ 14 снимаетс сигнал логического О, который подаетс на блок 6 синхронизации и опрокидывает его, т.е. на выходах блока 6 синхронизации вырабатываютс инверсные сигналы к изображенным на фиг. 26 и в соответственно.

На выходе регистра 5 будет информаци , записанна п тактов назад. Если на выходе регистра 10 кода задержки записан нечетный код (младший разр д равен 1), то блок 6 синхронизации остаетс в прежнем состо нии Чтение и Запись нужной чейки пам ти блоков 1 или 2 произойдет автоматически .

Claims

Формула изобретени

Устройство дл программируемой задержки информации, содержащее входной регистр данных, первый блок пам - ти, блок синхронизации, выходной регистр данных, регистр кода задержки, элемент задержки и счетчик, причем информационный вход входного регистра данных вл етс информационным входом устройства, выход входного регистра данньсс подключен к информа- .ционному входу первого блока пам ти, вход записи-считьшани которого соединен с первым выходом блока синхронизации , адресные входы первого блока пам ти подключены к выходам разр дов счетчика, выход первого блока пам ти подключен к информационному вхо

Г7Г

, t2

. t-f

, Q

5 0

5

0

5

ду выходного регистра данных, выход которого вл етс информационным выходом устройства, выход заема счетчика подключен к входу разрешени записи счетчика, вход сброса счетчика соединен с выходом элемента задержки , входы разр дов счетчика соединены с выходами регистра кода задержки , вычитаюпр1й вход счетчика, вход запуска блока синхронизации и управл ющие входы входного и выходного регистров данных объединены и вл ютс первым входом синхронизации устройства, информационный вход регистра кода задержки вл етс управл ющим входом устройства, вход элемента задержки и управл ющий вход регистра кода задержки объединены и вл ютс вторым входом синхронизации устройства, отличающеес тем, что, с целью повьш1ени быстродействи устройства, в него введен второй блок пам ти и элемент ИЛИ, выход которого подключен к входу переключени состо ни блока синхронизации , второй вькод которого соединен с входом записи-считывани второго блока пам ти, адресные входы и информационный вход второго блока пам ти подключены соответственно к выходам разр дов счетчика и выходу входного регистра данных, выход второго блока пам ти соединен с информационным входом выходного регистра данных, первый и второй входы элемента ИЛИ подключены соответственно к выходу заема счетчика и к выходу младшего разр да регистра кода задержки.

ж

fs

. ±6

, t7