SU1249583A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU1249583A1 SU1249583A1 SU843822693A SU3822693A SU1249583A1 SU 1249583 A1 SU1249583 A1 SU 1249583A1 SU 843822693 A SU843822693 A SU 843822693A SU 3822693 A SU3822693 A SU 3822693A SU 1249583 A1 SU1249583 A1 SU 1249583A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- outputs
- register
- information
- inputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к запоминаю щим устройствам и может быть использовано в качестве буферного запоминающего устройства при построении устройств обмена Цель изобретени - расширение области применени устройства за счет вьщачи информации через определенные интервалы времени. Устройство содержит блок пам ти с информационными входами, регистр сдвига с информационными выходами, счетчик адреса, входы управлени , вычитающий счетчик, регистр, элемент ИЛИ, блок синхронизации, управл ющие выходы. Устройство работает в режиме записи, в режиме чтени при его использовании в цепи активный источник - пассивный приемник информации . При использовании устройства в системе с активным приемником и активным передатчиком все слова, записьгоаемые в блок пам ти, должны содержать разр ды и и в последнем слове , 2 ил. С/) ГС iJlai СП СХ) 00
Description
1
Изобретение относитс к запоминащим устройствам и может быть использовано в качестве буферного запоминющего устройства (БЗУ) при построен устройства обмена о
Цель изобретени - расширение области применени устройства за сче выдачи информации через определенны интервалы времени.
На фиг. 1 приведена структурна схема устройства; на фиг.2 - структурна схема блока синхронизации.
Устройство содержит блок 1 пам ти с информационными входами 2, регистр 3 сдвига с информационными выходами 4, счетчик 5 адреса, первьй 6 и второй 7 входы управлени , вычитающий счетчик 8, регистр 9, элемен ИЛИ 10 синхронизации , третий вход 12 управлени , первый 13 и второй 1 управл ющие выходы
Блок 11 синхронизации содержит первый 15, второй 16, третий 17 и четвертьш 18 триггеры, генератор 19 синхроимпульсов, формирователь 20, элемент И-ИПИ-НЕ 21, первый 22, второй 23 и третий 24 элементы И, элемент ИЛИ-НЕ 25, элемент НЕ 26, элемент 27 задержки, первый 28, второй 29, третий 30, четвертый 31, п тый 32 и шестой 33 входы, первый 34, второй 35, третий 36, четвертьш 37 и п тый 38 выходы.
Устройство работает следующим образомо
Перед началом работы сигналом на входе 7 устанавливаютс в нулевые состо ни счетчик 5 адреса и триггеры 15-17 блока 11 синхронизации а-триггер 18 блока 11 синхронизации устанавливаетс в единичное состо ние .
в режиме записи на информационные входы 2 устройства последовательно поступают информационные слова в сопровождении сигнала на первом уйравл ющем входе 6 устройства, который осуществл ет запись информационного слова в блок 1 пам ти по адресу, сформированному на счетчике 5 адреса. Задним фронтом сигнала на первом входе 6 управлени устройства производитс модификаци содержимого счетчика 5 адреса, т.е. к его содержимому добавл етс единица . Каждое информационное слово, записываемое в блок пам ти., содержит И 3 разр да.
5
0
583
2
Первые три разр да К, К2 и КЗ слова (управл юща часть его) содержит код операции, выполн емой БЗУ, Разр д К1 содержит признак конца чтени , К1-0 в последнем слове блока данных, записьшаемого в блок 1 пам тИо Разр д определ ет блокировку передачи приемнику информации считанных из блока 1 пам ти данныхо Разр д КЗ вл етс идентификатором содержимого разр дов К4 - Кц + 3 информационного слова . Если , то при выполнении операции чтени в разр дах К4 - К/, + 3 содержитс слово, подлежащее выдаче приемнику. Если , то при выполнении операции в разр дах К4 - Кд, + 3 содержитс код количества разр дных сдвигов, выполн емых в регистре 3 сдвига при согласовании форматов данных или код временной задержки передачи следующего информационного слова приемнику.
По окончании записи в блок 1 па- 5 м ти сигналом на входе 7 устройства счетчик 5 адреса сбрасьшаетс в нулевое состо ние«
Режим чтени начинаетс с приходом сигнала на входе 12 управлени устройства. Работу БЗУ в режиме чтени целесообразно рассматривать применительно к конкретной области его использовани .
Рассмотрим работу устройства в режиме чтени при его использовании
0
5
в цепи активный источник - пассивный приемник информации. Пусть, например, в режиме записи в блок 1
пам ти по последовательно возрастающим адресам, начина с нулевого был записан информационный массив, представленный в таблице.
Б режиме чтени сигнал на входе 12 управлени через первый вход 28 и элемент ИПИ-НЕ 25 блока 11 синхронизации осуществл ет запись первого информационного слова, записанного в блоке 1 пам ти по адресу 000, в регистр 9(разр ды К1 - КЗ) и в вычитающий счетчик 8 (разр ды К4 - К1 1) Задним фронтом сигнала на выходе элемента ИЛИ-НЕ 25 устанавливаетс в единичное состо ние триггер 15, что обеспечивает установку в единичное состо ние триггера 16 с приходом положительного перепада сигнала от генератора 19 синхроимпульсов. Установка в единичное состо ние триггера 16 вызьшает по вление сигнала
на выходе элемента И 24, т.е. на третьем выходе 36 блока 11 синхронизации , который обеспечивает запись регистр 3 сдвига К4 - К1I разр дов первого информационного слова блока
Iпам ти, так как значение разр да задает дл регистра 3 сдвига режим записи данных по информационным входам.
Выходные сигналы регистра 3 сдви га поступают на информационные выходы 4 устройства в сопровождении сигнала на первом выходе 34 блока I 1 синхронизации. Сигнал на выходе элемента И 23 формируетс при условии и по времени задержан на половину такта генератора 19 синхроимпульсов относительно сигнала на третьем выходе 36 блока 11 синхронизации . Сигнал на первом выходе 34 блока 11 синхронизации вл етс сигналом сопровождени информации, в данном случае 10111011, присутст- на информационных выходах 4 устройства. Таким образом приемнику выдаетс первое слово данных.
Единичньш уровень сигнала триггера 1 6 и условие (высокий уровень сигнала на п том входе 32 блока
I1синхронизации) приводит к срабатыванию элемента И-ИЛИ-НЕ 21, выходной сигнал которого устанавливает триггер 15, а затем и триггер 16
в нулевое состо ние. При этом на выходе элемента И 22 по вл етс вы- ;сокий зфовень сигнала, так как ус- ловие (высокий уровень на.входе 30 блока 11 синхронизации), по которому формирователь 20 формирует сигнал, поступающий на п тый выход 38 блока 11 синхронизации, и который через элемент ИЛИ IО модифицирует содержимое счетчика 5 адреса, т.е. к его содержимому добавл етс единица.
Выходной сигнал формировател 20, задержанный на элементе 27 задержки , поступает на вход элемента ИЛИ-НЕ 25 и вызьтает запись и вычитающий счетчик 8 и регистр 9 второго информационного слова, записан- ного в блоке 1 пам ти по адресу 001. Во втором слове разр д , что приводит к блокировке элемента И 23, следовательно, при работе с этим словом выдача импульсов сопровожде ни приемнику производитьс не будет . Второе слово в данном случае предназначено дл задани режима
j
(о f 20 25
30
40
55
временной задержки между выдачей двух последовательных слов приемнику . Код (двоичный) требуемой задержки содержитс в разр дах К4 - К11 информационного слова и записьшает- с в вычитающий счетчик 8,
Блок I1 синхронизации при обработке второго слова работает аналогично описанному, за исключением того, что сброс триггера;, 15 вызываетс сигналом заема вычитающего счетчика 8, поступающе:го на вход 33 блока 1 1 синхронизации. Выходной сигнал формировател 20 обеспечивает модификацию содержимого счетчика 5 адреса и через элемент 27 задержки третий пуск устройства в режиме чтени , в котором выдаетс приемнику информационное слово 00011010 с сигналом сопровождени на первом управл ющем выходе 13 устройства. Управл ющее слово, записанное по адресу 011 блока 1 пам ти, обеспечивает временную задержку в 128 тактов генератора 19 синхроимпульсов между выдачей второго и третьего информационных слов. После вьщачи приемнику третьего информационного слова 11110000, по сбросу триггера I6 и при наличии (низкий уровень сигнала на входе 30 блока 11 синхронизации), который поступает на D-вход триггера 18, последний устанавливаетс в нулевое состо ние, и на втором управл ющем выходе 14 устройства по вл етс высокий уровень сигнала, который свидетельствует об окончании режима чтени .
При использовании устройства в системе с активным -приемником и активным передатчиком все слова, записываемые в блок 1 пам ти, должны содержать разр ды и и в последнем слове К . При этом зап-. росы на чтение информации должны подаватьс на управл ющий вход 12 устройства.
БЗУ при его использовании дл преобразовани форматов данных работают аналогично описанному, за исключением- того, что в вычитающий счетчик 8 записываетс не код временной задержки, а код требуемого количества разр дных сдвигов данных в регистре 3 сдвига. Так, например, при согласовании формата данных источника N разр дов с форматом приемника в Р разр дов (N Р), управл ющие части слов, записываемых в блок 1 пам ти, должны содержать следующие признаки: управл юща часть 1 слова: , , управл юща часть 2 слова: К1 Г, , и в разр дах К4 - К„ +3 код, обеспечивающий сдвиг данных в регистре 3 сдвига на Р-1 разр д; управл юща часть 3 слова: , , и код,
Claims (1)
- Формула изобретениБуферное запоминающее устройство, содержащее блок пам ти, информационные входы которого вл ютс информационными входами устройства, первым входом управлени которого вл етс вход управлени блока пам ти, счетчик адреса, первый вход которого в .л етс вторым управл ющим входом устройства , выходы счетчика адреса подключены к адресным входам блока пам ти , отличающеес тем, что, с цепью расширенна области применени устройства за счет вьодачи информации через определенные интервалы времени, в Него введены регистр сдвига, вычитающий счетчик, элемент ИЛИ, регистр, блок синхронизации, первый вход которого подключен к первому входу счетчика адреса, а второй вход вл етс третьим управл ющим входом устройства, выход вычитаю ,щрго сче;гчика подключен к третьему входу блока синхронизации, входыобеспечивающий сдвиг данных в регистре 3 сдвига на 1 разр д; управл юща часть 4 слова: , , и код, обеспечиваюпщй сдвиг данных в регистре 3 сдвига на Р-1 разр д; управл юща часть 5 слова: , , , код, обеспечивающий сдвиг данных в регистре 4 на 1 разр д, и т.д.группы которого, соединены с выходами регистра, выходы первой группы блока пам ти соединены с входами групп вычитающего счетчика и регис.т- ра сдвига, выходы которого вл ютс , информационными выходами -устройства, выходы второй группы блока пам ти подключены к входам группы регистра , первый и второй выходы блока синхронизации вл ютс управл ющими выхюдами устройства, третий вьгход блока синхронизации подключен к первым входам регистра сдвига и вычитающего счетчика, четвертьй выход блока синхронизации соединен с вторым входом вычитающего счетчика и входом .регистра, одни из выходов которого подключен к второму входу регистра сдвига, п тый выход блока синхронизации соединен с одним входом элемента ИЛИ, другой вход которого подключен к входу управлени блока пам ти, выход элемента ИЛИ соединен с вторым входом счетчика адреса.712S537«2232JJ19InnЛ-2S24J6JS
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843822693A SU1249583A1 (ru) | 1984-12-07 | 1984-12-07 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843822693A SU1249583A1 (ru) | 1984-12-07 | 1984-12-07 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1249583A1 true SU1249583A1 (ru) | 1986-08-07 |
Family
ID=21150610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843822693A SU1249583A1 (ru) | 1984-12-07 | 1984-12-07 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1249583A1 (ru) |
-
1984
- 1984-12-07 SU SU843822693A patent/SU1249583A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 881722, кл. G 06 F 3/04, 1981. Патент US № 3992699, кло G 11 С 19/00 опублико 1976„ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1249583A1 (ru) | Буферное запоминающее устройство | |
SU1295451A1 (ru) | Буферное запоминающее устройство | |
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU1149272A1 (ru) | Устройство дл сопр жени процессора с пам тью | |
RU1805548C (ru) | Преобразователь последовательного кода в параллельный | |
SU1383324A1 (ru) | Устройство дл задержки цифровой информации | |
SU1536365A1 (ru) | Устройство дл ввода информации | |
SU535583A1 (ru) | Устройство дл обработки телеизмерительной информации | |
SU1319077A1 (ru) | Запоминающее устройство | |
SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU1387042A1 (ru) | Буферное запоминающее устройство | |
RU1824639C (ru) | Устройство сопр жени источника и приемника информации | |
SU1513520A1 (ru) | Стековое запоминающее устройство | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
SU1714612A1 (ru) | Устройство дл обмена информацией | |
SU1056174A1 (ru) | Устройство дл вывода информации | |
SU1689957A1 (ru) | Устройство пр мого доступа в пам ть ЭВМ | |
SU1278981A1 (ru) | Буферное запоминающее устройство | |
SU1211740A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
SU567174A1 (ru) | Устройство дл сжати информации | |
SU1524094A1 (ru) | Буферное запоминающее устройство | |
SU972588A1 (ru) | Устройство дл управлени записью информации в блок пам ти | |
SU377759A1 (ru) | УСТРОЙСТВО дл СБОРА ИНФОРМАЦИИ от ДИСКРЕТНЫХ ДАТЧИков | |
SU1734109A1 (ru) | Устройство дл счета импульсов |