SU567174A1 - Устройство дл сжати информации - Google Patents

Description

нен с выходом второго элемента задержки, а единичный выход триггера подключен ко второму входу второго элемента Инк первому входу второго элемента ИЛИ, второй вход которого соединен с третьим выходом арифметического блока, а выход - со вторым входом регистра контрольных величин, четвертый выход арифметического блока соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход - ко второму входу оперативной пам ти.

На чертеже представлена блок-схема устройства .

Устройство дл  сжати  информации содержит регистр 1 .текущей выборки, первый вход 2 арифметического блока 3, второй вход 4 арифметического блока 3, оперативную пам ть 5, накопитель 6 буферной пам ти, выход неизбыточности 7 арифметического блока 3, элемент ИЛИ 8, подключенный к входу 9 начальной установки регистра 10 контрольных величин, выход 11 разрешени  записи арифлметического блока 3, элемент ИЛИ 12, подключенный к оперативной пам ти 5, первый информационный выход 13 арифметического блока 3, соединенный с входом 14 приема числа регистра 10 контрольных величин, второй информационный выход 15 арифметического блока 3, регистр 16 адреса, импульсный вход 17 записи на накопитель 6 буферной пам ти, схему 18 контрол , имеющую выходы 19 разрешени  записи и 20 принудительной записи, генератор 21 сигналов записи, генератор 22 сигналов считывани , элемент 23 задержки, триггер 24, элемент И 25, элемент И 26, элемент ИЛИ 27, элемент И 28, счетчик адреса записи 29, элемент задержки 30, счетчик адреса считывани  31, импульсный вход 32 -считывани  с накопител  6 буферной пам ти, выходной регистр 33.

Устройство работает следующим образом. Двоичные коды измер емых параметров (так называемые выборки) поступают через равные промежутки времени на регистр 1 текущей выборки. С выхода регистра 1 текуща  выборка подаетс  на первый вход 2 арифметического блока 3.

На второй вход 4 блока 3 поступают контрольные величины с оператиВНОЙ пам ти 5. Г1о контрольным величинам и значению текущей выборки арифметический блок 3 определ ет функцию, аппроксимирующую измер емый процесс.

При по влении с)щественных выборок на выходе неизбыточности 7 арифметического блока 3 по вл етс  единичный сигнал. Он проходит элемент ИЛИ 8 и попадает на вход 9 Начальной установки регистра 10 контрольных величин. При этом в регистре 10 устанавливаютс  контрольные величины, соответствующие началу нового интервала аппроксимации . Затем арифметический блок 3 выдает на Своем выходе 11 разрешени  записи импульс , который пройд  элемент ИЛИ 12 потупает на вход оперативной пам ти 5. При том в соответствующую  чейку оперативной ам ти 5 происходит запись контрольных веичин из регистра 10 дл  начала нового инервала аппроксимации. Если при избыточной ыборке контрольные величины нуждаютс  в корректировке, то на первом информационном выходе 13 арифметического блока 3 по вл етс  необходимый код, который по входу 14 приема числа передаетс  в регистр 10 контрольных велич.ин. Затем на выходе 11 разрешени  записи формируетс  импульс, который производит запись скорректированных значений контрольных величин из регистра 10 в соответствующую  чейку оперативной пам ти 5. Кроме того, на втором информационном выходе 15 арифметического блока 3 в любом случае по вл ютс  коды контрольных параметров , которые описывают функцию, наиболее оптимальным образом аппроксимирующую измер емый процесс (и дл  избыточных и дл  неизбыточных выборок погрешность восстановлени  не превышает заданной величины). Эти коды записываютс  на регистр адреса 16 дл  записи в накопитель 6 буферной пам ти. Однако, така  запись произойдет лищь при поступлении на импульсный вход записи 17 импульса.

Дл  определени  заполнени  накопител  6 предусмотрена схема 18 контрол , имеюща  два выхода: разрешени  записи 19 и принудительной записи 20. На выходе 19 нулевой запрещающий потенциал присутствует при заполнении кодами, ожидающими считывани  в канал св зи, всех  чеек буферной пам ти 6, а во всех других случа х на выходе пам ти 19 имеет место единичный сигнал. Если из всех  чеек накопител  6 буферной пам ти коды считаны в канал св зи, на выходе 20 принудительной записи присутствует единичный сигнал, а при всех других заполнени х - нулевой.

Запись В буферную пам ть происходит по стробу, вырабатываемому генератором 21 сигналов записи. Считывание происходит по стробу генератора 22 сигналов считывани . Поскольку генераторы 21 и 22 вход т в состав единого блока управлени , между их импульсами должна существовать жестка  св зь. В данном устройстве внутри периода времени между выдачей импульса генератором 22 и по влением этого импульса на выходе элемента 23 задержки должен проходить интервал времени от по влени  импуль-са строба генератора 21 до возможной записи этим стробом на буферную пам ть.

Каждый импульс элемента 23 задержки устанавливает в ноль содержимое триггера 24,

Claims (2)

1. а в единичное состо ние триггер 24 может быть установлен только в момент по влени  сигнала считывани  на выходе генератора 22. Это вызвано тем, что импульс генератора 22 проходит на единичный вход триггера 24 через элемент И 25, второй вход которого подключей к выходу 20 принудительной записи схемы 18 контрол . Высокий сигнал на единичном плече триггера 24, лройд  через элемент ИЛИ 8, попадает на вход 9 начальной установки регистра 10 контрольных величин. При этом в регистре 10 искусственно устанавливаютс  контрольные величины, соответствующие началу нового интервала аппроксимации. Кроме того, высокий сигнал на единичном выходе триггера 24 разрешает прохождение импульса с выхода генератора 21 сигналов записи через элемент И 26. Выходной импульс элемента И 26, пройд  через элемент ИЛИ 12, попадает на вход импульсов записи оперативной пам ти 5. При этом происходит запись контрольных величин, соответствующих началу нового интервала аппроксимации в соответствующую  чейку оперативной пам ти 5. Сигнал с выхода элемента И 26 поступает также на элемент ИЛИ 27, на другой вход которого подаетс  импульс с -выхода элемента И 28. Импульс генератора 21 пройдет элемент И 28 при высоких сигналах на выходе 7 неизбыточности арифметического блока 3 и на выходе 19 разрешени  записи схемы контрол . Таким образом , на выходе элемента ИЛИ 27 по витс  импульс либо при неизбыточной выборке и отсутствии полного заполнени  накопител  6, лиОо в момент предшествующий считыванию из полностью опустошенного накопител  6. Сигнал с выхода элемента ИЛИ 27 увеличивает на единицу содержимое счетчика адреса записи 29 и поступает на имлульсный вход записи 17 буферной пам ти. При этом в  чейку накопител  b буферной пам ти с номером , соответствующим содержимому счетчика адреса ;У, происходит запись кода с регистра 16. Считывание в канал св зи осуществл етс  следующим образом. Импульс генератора считывани  22 увеличивает на единицу содержимое счетчика адреса считывани  31 и поступает на импульсный вход считывани  32 накопител  6 буферной пам ти. При этом происходит считывание кода, записанного в  чейку с номером, соответствующим содержимому счетчика адреса считывани  31, иа выходной регистр 33. С регистра 33 код передаетс  в канал св зи. Применение изобретени  позволит повысить эффективность устройства, поскольку уменьшаетс  (по данным опытов на 20-25%) количество записей избыточных выборок. Кроме того, на 3-5% уменьшаетс  поток существенных выборок, поскольку кажда  запись избыточной выборки сопровождаетс  принудительным установлением начала участка аппроксимации . И наконец, при записи избыточных выборок не происходит увеличени  погрешности восстановлени  данных на приемной стороне . Формула изобретени  Устройство дл  сжати  информации, содержащее регистр текущей выборки, подключеный выходом к первому входу арифметического блока, первый выход которого соединен с первым входом регистра контрольных величин , выходом соединенного с первым входом оперативной пам ти, выход которой соединен со вторым входом арифметического блока, второй выход которого соединен через регистр адреса с соответствующим входом записи накопител , выход которого соединен с выходным регистром, третий выход - с первым входом первого элемента И, второй вход которого подключен к выходу разрешени  записи блока контрол , а третий вход - к выходу генератора сигналов записи и первому входу второго элемента И, выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен со входами первого элемента задержки и счетчика адреса записи, выход первого элемента задержки соединен с первым входом блока контрол  и одним из входов записи накопител , выход счетчика адреса записи соединен с другим входом записи накопител , входы считывани  которого соединены соответственно со вторым входом блока контрол  и выходами второго элемента задержки и счетчика адреса считывани , входы второго элемента задержки и счетчика адреса считывани  подключены к генератору сигналов считывани , отличающеес  тем, что, с целью повышени  быстродействи  и точности, в «его введены триггер, второй и третий элемент ИЛИ, третий элемент И, причем выход принудительной записи блока контрол  подключен к первому входу третьего элемента И, ко второму входу которого подключен выход генератора сигналов считыва .ни , выход третьего элемента И подключен к единичному входу триггера, нулевой вход которого соединен с выходом второго элемента задержки, а единичный выход триггера подключей ко второму входу второго элемента И и к первому входу второго эле.мента ИЛИ, второй вход которого соединен с третьим выходом арифметического блока, а выход-со вторым входом регистра контрольных величин , четвертый выход арифметического блока соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход - ко второму входу оперативной пам ти. Источники информации, прин тые во внимание при экспертизе 1.Воздушно-космическа  телеметри , сборник материалов под ред. К. П. Трофимова. М., Воениздат, 1968, с. 199-207.
2. 2.Авторское свидетельство СССР Afb 506909. кл. G :11С 19/00, 1972.