SU1386989A2 - Устройство дл сортировки информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и автоматике, может быть использовано в специализированных цифровых устройствах дл  обработки данных и  вл етс  усовершенствованием устройства по авт. св. № 1278834. Целью изобретени   вл етс  повышение достоверности работы устройства . Устройство содержит блок I анализа количества единиц, блок 2 сравнени , триггер 3 результата, первый 4 и второй 5 элемент задержки, блок 6 синхронизации, первый 7 и второй 13 блоки пам ти, первый 8 и второй 16 блоки управлени , регистр 9, группу элементов ИЛИ 10, счетчик II, блок 12 задани  адреса, блок 14 посто нной пам ти , сумматор 15. Входна  информаци  через блок синхронизации накапливаетс  в первом блоке пам ти, блок анализа количества единиц через регистр и группу элементов ИЛИ подсчитывает количество накопленных единиц, блок сравнени  сравнивает посчитанное количество единиц с числом , которое  вл етс  функцией этого числа в предыдущем опросе, причем характер функциональной зависимости можно измен ть путем набора соответствующего кода в блоке задани  адреса. 8 ил. i (Л

Description

СлЭ СХ) О)

со оо со

143

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано в специализированных цифровых устройствах дл  обработки данных и  вл етс  усовершенствованием изобретени  по авт. св. № 1278834.

Цель изобретени  - повышение достоверности работы устройства.

На фиг. 1 показана блок-схема устройства дл  сортировки информации; на фиг. 2 - схема блока анализа количества единиц; на фиг. 3 - схема блока синхронизации; на фиг. 4 - схема первого блока пам ти; на фиг. 5 - схема первого блока управлени ; на фиг. б - схема регистра; на фиг. 7 - схема блока задани 

564 ИП2, выдает на выходе потенциал логического «О, так как нуль меньше числа, поданного на вторую группу входов блока 2 сравнени . После окончани  импульса запуска , который приходит на установоч5 ный вход устройства, на информационный вход устройства начинает поступать информаци  в виде мен юш,ихс  во времени нулей и единиц. Входна  информаци  синхронизируетс  тактовыми импульсами в блоке син10 хронизации D-триггерами 19 и 20. Входна  информаци  разделена во времени на п временных каналов. Дл  каждого временного канала в блоке 7 пам ти отведена соответ- ствуюша   чейка пам ти в каждом из элементов 21 пам ти. При первом импульсе

адреса; на фиг. 8 - схема второго блока 5 запуска информаци  записываетс  в элемент управлени .21 пам ти блока 7 пам ти, номер которого

Устройство (фиг. 1) содержит блок 1 ана- определ етс  кодом на выходах счетчика лиза количества единиц, блок 2 сравнени , 22 первого блока 8 управлени . Этот код триггер 3 результата, первый 4 и второй 5 обуславливает сигнал на одном из выходов элементы задержки, блок б синхронизации б, -,„ дешифратора 23.

Сигнал на выходе блока 8 управлени   вл етс  сигналом выбора кристалла дл  элемента 21 пам ти первого блока 7 пам ти. Таким образом, информаци  первого времен1 первый блок 7 пам ти, первый блок 8 управ- I лени , регистр 9, группу элементов ИЛИ 10, I счетчик 11, блок 12 задани  адреса, второй I 13 блок пам ти, блок 14 посто нной пам ти, I сумматор 15 и второй блок 16 управлени . I Блок 1 анализа количества единиц (фиг. 2) содержит группу 17 параллельных : сумматоров и группу 18 последовательно соединенных сумматоров.

Блока 6 синхронизации (фиг. 3) содер- : жит два D-триггера 19 и 20. ; Первый блок 7 пам ти (фиг. 4) содержит : группу элементов 21 пам ти. Первый блог 8 управлени  (фиг. 5) содержит счетчик 22, дешифратор 23, группу элементов ИЛИ- НЕ 24, блок 25 сравнени , формирователь 26 импульсов по переднему фронту сигнала, формирователь 27 импульсов по заднему фронту сигнала, усилитель 28, группу 29 резисторов , группу 30 тумблеров, можоритар- ный элемент 31.

Регистр 9 (фиг. 6) состоит из универсальных регистров 32---1,...,32-т.

Блок 12 задани  адреса (фиг. 7) содержит тумблеры 33-1, ..., 33-i, резисторы 34-1, ..., 34-i.

Второй блок 16 управлени  (фиг. 8) содержит генератор 35, элемент НЕ 36, форного канала записываетс  по первому адре- 25 су 00...00 в один из элементов пам ти, номер которого определ етс  кодом на выходах счетчика 22 первого блока 8 управлени . Этот процесс происходит в тот полупериод тактового сигнала, когда в тактовом сигнале присутствует потенциал логи- 30 ческой «1. Когда наступает потенциал логического «О в полупериоде входного тактового сигнала, первый блок 8 управлени  переключает блок 7 пам ти таким образом, что блок 7 переключаетс  з режим чтени , и выбранными оказываютс  все элементы 21 пам ти. В следующий полупериод тактового сигнала «Лог. 1 происходит запись информации второго временного канала (код 00...00 на выходе счетчика) в тот же элемент 21 пам ти блока 7 пам ти.

Таким же образом информаци  со всех временных каналов записываетс  по соответствующему адресу в элемент 2(пам ти первого блока 7 пам ти. После этого на установочный вход устройства приходит слемирователи 37 и 38 импульсов, а также эле- 45 дующий импульс установки, от заднего

мент ИЛИ 39.

Устройство работает следуюпдим образом.

При включении устройства на установоч . ный вход устройства (а следовательно, на

установочные входы счетчика 11 и регистфронта старшего разр да счетчика 11 в счетчик 22 первого блока 8 управлени  записываетс  единица, в результате чего в режиме записи выбираетс  следующий по номеру элемент 21 пам ти первого блока 7 пара 9) поступает импульс, устанавливающий 50 м ти. В течение некоторого определенного

счетчик 11 и регистр 9 в состо ние, когда на их выходах устанавливаетс  потенциал логических «О. На выходах группы элементов ИЛИ 10 также устанавливаютс  потенциалы логических «О, поэтому и на выхо- с дах блока I анализа количества единиц устанавливаютс  также потенциалы логических «О. Блок 2 сравнени , который может быть выполнен, например, на микропромежутка времени информацией заполн ютс  все элементы 21 пам ти первого блока 7 пам ти. В блок 7 пам ти записываетс  п чисел, количество которых определ етс  разр дностью счетчика 11. Разр дность этих чисел определ етс  количеством элементов 21 пам ти первого блока 7 пам ти и разр дностью счетчика 22 первого блока 8 управлени . В определенный полупериод

1386989

564 ИП2, выдает на выходе потенциал логического «О, так как нуль меньше числа, поданного на вторую группу входов блока 2 сравнени . После окончани  импульса запуска , который приходит на установочный вход устройства, на информационный вход устройства начинает поступать информаци  в виде мен юш,ихс  во времени нулей и единиц. Входна  информаци  синхронизируетс  тактовыми импульсами в блоке синхронизации D-триггерами 19 и 20. Входна  информаци  разделена во времени на п временных каналов. Дл  каждого временного канала в блоке 7 пам ти отведена соответ- ствуюша   чейка пам ти в каждом из элементов 21 пам ти. При первом импульсе

запуска информаци  записываетс  в элемент 21 пам ти блока 7 пам ти, номер которого

ного канала записываетс  по первому адре- 5 су 00...00 в один из элементов пам ти, номер которого определ етс  кодом на выходах счетчика 22 первого блока 8 управлени . Этот процесс происходит в тот полупериод тактового сигнала, когда в тактовом сигнале присутствует потенциал логи- 0 ческой «1. Когда наступает потенциал логического «О в полупериоде входного тактового сигнала, первый блок 8 управлени  переключает блок 7 пам ти таким образом, что блок 7 переключаетс  з режим чтени , и выбранными оказываютс  все элементы 21 пам ти. В следующий полупериод тактового сигнала «Лог. 1 происходит запись информации второго временного канала (код 00...00 на выходе счетчика) в тот же элемент 21 пам ти блока 7 пам ти.

Таким же образом информаци  со всех временных каналов записываетс  по соответствующему адресу в элемент 2(пам ти первого блока 7 пам ти. После этого на установочный вход устройства приходит следующий импульс установки, от заднего

фронта старшего разр да счетчика 11 в счетчик 22 первого блока 8 управлени  записываетс  единица, в результате чего в режиме записи выбираетс  следующий по номеру элемент 21 пам ти первого блока 7 пам ти . В течение некоторого определенного

м ти. В течение некоторого определенного

промежутка времени информацией заполн ютс  все элементы 21 пам ти первого блока 7 пам ти. В блок 7 пам ти записываетс  п чисел, количество которых определ етс  разр дностью счетчика 11. Разр дность этих чисел определ етс  количеством элементов 21 пам ти первого блока 7 пам ти и разр дностью счетчика 22 первого блока 8 управлени . В определенный полупериод

3

тактового сигнала «Лог. О числа в параллельном виде считываютс  из первого блока 7 пам ти и записываютс  в регистр 9. Универсальные регистры 32, вход щие в ре- гистор 9, соединены таким образом, что на первой группе выходов регистра 9 зафиксировано число, выбранное в предыдущий момент времени, а на второй группе выходов зафиксированное число, записанное в первый блок 7 пам ти в текущий момент времени.

 вл етс  сигнал, который в определенное врем , которое определ етс  первым 4 и вторым 5 элементами задержки, записываетс  в триггер 3 результата. По сигналу на выходе триггера 3 результата можно судить, в ка- 5 ком временном канале число превыщает установленную элементами 12-16 величину. Числа в процессе анализа могут как уменьшатьс  так и увеличиватьс . Блок 1 анализа количества единиц имеет группу 17

Значение чисел в текущий и предыду- 10 параллельных сумматоров, входами которых

щий момент времени складываютс  по ИЛИ на группе элементов ИЛИ 10. Эта операци  обусловлена тем, что входна  информаци  может быть не синфазна с тактовым сигналом и одно число может оказатьс  в двух соседних дискретах.

Блок 1 анализа количества единиц подсчитывает количество единиц на выходах группы элементов ИЛИ 10. Эта сумма единиц подаетс  на первую группу входов бло15

служат входы переносов, входы младших разр дов и входы вторых по старшинству одних из выходных чисел. Выходами таких сумматоров служат выходы переноса и двух старших разр дов.

Таким образом, четырехразр дный сумматор превращаетс  в сумматор дл  суммировани  четырех одноразр дных чисел. Триггер 3 результата представл ет собой D-триггер. В качестве элементов 21 пам ти

ка 2 сравнени , на вторую группу входов ко- 20 первого блока 7 пам ти можно, например

торого поступает другое число с выходов блока 14 посто нной пам ти. Блок посто нной пам ти представл ет собой функциональный преобразователь, число на выходах которого  вл етс  функцией двух чисел, поступающих

применить микросхему 564РУ2.

Первый блок 8 управлени  работает следующим образом.

Счетчик 22 и дешифратор 23 блока 8 управлени  представл ют собой распределина первый и второй адресные входы блока 25 тель импульсов дл  последовательного выбопосто нной пам ти с выходов блока 1 анализа количества единиц и сумматора 15.

Разновидность функции задаетс  кодом с выходов блока 12 задани  адреса. Функции могут иметь различный характер, наприра элементов 21 пам ти первого блока 7 пам ти. Сигналы на группу управл ющих входов первого блока 7 пам ти поступают с выхода дешифратора 23 через группу элементов ИЛИ-НЕ 24, на вторые входы

мер линейный, логарифмический, показатель-которого поступает сигнал с выхода форминый , с прибавлением определенной величины и т.п.. Второй блок 13 пам ти, второй блок 16 управлени  и сумматор 15 выдают на входы блока 14 посто нной пам ти полусумму числа, получаемого с выходов блока 1 анализа количества единиц, и числа, записанного во второй блок 13 пам ти во врем  предыдущего опроса в данном временном канале. Второй блок 13 пам ти записывает информацию, когда на его управл ющем входе (запись/считывание) присутствует единичный полупериод тактовой последовательности . Чтение этой  чейки происходит уже в следующем цикле опроса пам ти. Элементы 33-37 формируют импульсы выбора кристалла по переднему и заднему фронтам входного тактового сигнала с некоторым запаздыванием дл  компенсации запаздывани  сигнала на элементах 7, 9, 10, 1 и 15.

Сумматор 15 суммирует два числа, но выходы его подключены к входам второго блока 13 пам ти и блока 14 посто нной пам ти со сдвигом на один разр д в сторону младших разр дов, и, таким образом, на выходе сумматора 15 будет полусумма входных величин. При превышении числа единиц на выходе бока 1 пам ти анализа количества единиц над числом, сформированным на выходах блока 14 посто нной пам ти, на выходе блока 2 сравнени  по35

40

ровател  27 импульсов заднего фронта входного сигнала. Сигнал с выхода формировател  27 импульсов поступает во врем , когда в полупериоде входного сигнала присутствует потенциал логического «О. Сигнал с выхода формировател  27 импульсов через группу элементов ИЛИ-НЕ 24 выбирает все элементы 21 пам ти первого блока 7 пам ти. Одновременно на вход управлени  режимом блока 7 с усилител  28 подаетс  соответствующий сигнал, который переключает блок 7 в режим считывани , блок 25 сравнени , группа резисторов 29 и группа тумблеров 30 служат дл  того, чтобы обнул ть счетчик 22 по достижении определенного числа через мажоритарный элемент

45 31, служащий дл  формировани  определенной длительности сигнала обнулени  дл  счетчика 22 первого блока 8 управлени . Счетчик 11 работает следующим образом .

Управл ющий вход счетчика 11 подклю чен к выходу более старщего разр да, чем самый старший из группы разр дов,  вл ющихс  выходными. При срабатывании разр да , подключенного к управл ющему входу счетчика 11, счетчик останавливаетс  в

55 этом состо нии до момента, когда на его установочный вход придет сигнал, обнул ющий счетчик 11. После этого счетчик снова начнет считать входные тактовые импульсы.

 вл етс  сигнал, который в определенное врем , которое определ етс  первым 4 и вторым 5 элементами задержки, записываетс  в триггер 3 результата. По сигналу на выходе триггера 3 результата можно судить, в ка- ком временном канале число превыщает установленную элементами 12-16 величину. Числа в процессе анализа могут как уменьшатьс  так и увеличиватьс . Блок 1 анализа количества единиц имеет группу 17

15

служат входы переносов, входы младших разр дов и входы вторых по старшинству одних из выходных чисел. Выходами таких сумматоров служат выходы переноса и двух старших разр дов.

Таким образом, четырехразр дный сумматор превращаетс  в сумматор дл  суммировани  четырех одноразр дных чисел. Триггер 3 результата представл ет собой D-триггер. В качестве элементов 21 пам ти

20 первого блока 7 пам ти можно, например

первого блока 7 пам ти можно, например

применить микросхему 564РУ2.

Первый блок 8 управлени  работает следующим образом.

Счетчик 22 и дешифратор 23 блока 8 управлени  представл ют собой распределитель импульсов дл  последовательного выботель импульсов дл  последовательного выбора элементов 21 пам ти первого блока 7 пам ти. Сигналы на группу управл ющих входов первого блока 7 пам ти поступают с выхода дешифратора 23 через группу элементов ИЛИ-НЕ 24, на вторые входы

которого поступает сигнал с выхода форми5

0

ровател  27 импульсов заднего фронта входного сигнала. Сигнал с выхода формировател  27 импульсов поступает во врем , когда в полупериоде входного сигнала присутствует потенциал логического «О. Сигнал с выхода формировател  27 импульсов через группу элементов ИЛИ-НЕ 24 выбирает все элементы 21 пам ти первого блока 7 пам ти. Одновременно на вход управлени  режимом блока 7 с усилител  28 подаетс  соответствующий сигнал, который переключает блок 7 в режим считывани , блок 25 сравнени , группа резисторов 29 и группа тумблеров 30 служат дл  того, чтобы обнул ть счетчик 22 по достижении определенного числа через мажоритарный элемент

5 31, служащий дл  формировани  определенной длительности сигнала обнулени  дл  счетчика 22 первого блока 8 управлени . Счетчик 11 работает следующим образом .

Управл ющий вход счетчика 11 подклю чен к выходу более старщего разр да, чем самый старший из группы разр дов,  вл ющихс  выходными. При срабатывании разр да , подключенного к управл ющему входу счетчика 11, счетчик останавливаетс  в

5 этом состо нии до момента, когда на его установочный вход придет сигнал, обнул ющий счетчик 11. После этого счетчик снова начнет считать входные тактовые импульсы.

Claims (1)

1. Формула изобретени 

   Устройство дл  сортировки информации по авт. св. № 1278834, отличающеес  тем, что, с целью повышени  достоверности ра- бЬты устройства, в него введены блок задани  адреса, второй блок пам ти, блок посто нной пам ти, сумматор и второй 6jnoK управлени , выходы разр дов счетчика соединены с адресными входами второго бЬока пам ти, информационные входы которого подключены к выходам сумматора И первой группе адресных входов блока по

   сто нной пам ти, втора  группа входов которого подключена к выходам блока задани  адреса, выходы второго блока пам ти подключены к входам первой группы сумматора , входы второй группы которого объединены с соответствующими входами первой группы блока сравнени , входы второй группы которого соединены с выходами блока посто нной пам ти, тактовый вход устройства подключен к входу второго блока управлени , первый и второй выходы которого подключены соответственно к входу записи- считывани  и входу выбора кристалла второго блока пам ти.

   сри-г.2.

   CPU 2.3

   первые S/nopOi/Sxo От fJiOffoS o/n SjJOffa 8 Риг.

   KffMny 9

   Элемент noMfi/riL/

   5}(оды

   iZ

   HaSopHUK

   резисторы

   ЭЗ-/

   .

   m-f Ш-2

   .

   33-2.

   Фиг.7

   Перва  рулпа 6bfj(odoS

   HffjJOHyju

   к /}OKtJ

   1

   - К 5/)Оку f3

   Риг. 8