SU1506594A1

SU1506594A1 - Устройство дл скремблировани информации

Info

Publication number: SU1506594A1
Application number: SU874195948A
Authority: SU
Inventors: Юрий Степанович Герасимов
Original assignee: Военная академия им.Ф.Э.Дзержинского
Priority date: 1987-02-20
Filing date: 1987-02-20
Publication date: 1989-09-07

Abstract

Изобретение относитс к технике св зи и может быть использовано в системах цифрового телевидени . Цель изобретени - расширение функциональных возможностей путем увеличени числа формируемых кодовых последовательностей при скремблировании кодовых последовательностей тактовой синхронизации. Дл достижени цели в устройство, содержащее регистр 1 сдвига, введены второй регистр 2 сдвига, счетчик 3, блок 4 задержки и блок 5 пам ти. Дл обеспечени однозначного скремблировани необходимо, чтобы в каждой строке, столбце N- разр дные двоичные комбинации (слова) составл ли полный набор N- разр дного двоичного кода. Число (R) возможных к применению программ скремблировани , обеспечивающих максимальный период (N) формируемых кодовых последовательностей N- разр дных кодовых последовательностей тактовой синхронизации, где N = N ^. 2^N, оцениваетс формулой R = п (R - 1). 1 ил.

Description

СП

о

сл

;о

Изобретение относитс к технике св зи и может быть использовано в ситемах Ц11фрового телевидени .

Цель изобретени - расширение функциональных возможностей путем увеличени числа формируемых кодовых последовательностей при скремблиро- вании кодовых последовательностей тактовой синхронизации,

На чертеже представлена структурна электрическа схема предлагаемого устройства.

Устройство дл скремблировани информации содержит первый 1 и второй 2 регистры сдвига, счетчик 3, блок 4 задержки и блок 5 пам ти.

Устройство работает следующим образом ,

В исходном состо нии регистры 1 и 2 и счетчики 3 обнулены, В блок 5 записана двоична информаци , опред - л юща программу скремблировани . При этом разр дность регистров 1 и 2 в общем случае беретс равной п соответственно ,п-разр дным кодовым последовательност м тактовой синхронизации . Счетчик 3 вл етс счетчиком по модулю п, его разр дность равна р, где р log (п+1 ) , Объем пам ти блока 5 равен Первый, второй и третий адресные входы блока 5 соединены, соответственно , с выходами регистЕЧЭв 1,2 и счетчика 3 и определ ют адрес выбираемых строки, столбца и чейки блока 5.

1

При поступлении первого тактового импульса (ТИ) с выхода блока 5 счи-

Устройство дл скремблировани и формации, содержащее первый регистр сдвига, управл ющий вход которого л етс входом дл тактовых импульсо отличающеес тем, что, с целью расширени функциональных возможностей путем увеличени числа формируемых кодовых последовательно тей при скремблировани кодовых последовательностей тактовой синхрони зации, в него введены второй регист сдвига, блок задержки, счетчик и бл пам ти, первые, вторые и третьи адресные входы которого соединены соо ветственно с выходами разр дов перв го, второго регистров сдвига и счет чика, а управл ющий вход считывани рлока пам ти объединен с управл ющи

тываетс двоичный бит информации, за- входом первого регистра сдвига, со

5

блока 5, При поступлении последующих тактовых импульсов устройство работает аналогичным образом,

Дл обеспечени однозначного скремблировани необходимо, чтобы в каждой строке, столбце п-разр дные двоичные комбинации (слова) составл ли полный набор п-разр дного двоичного кода. Число (R) возможных к применению программ скремблировани , обеспечивающих максимальный период (N) формируемых кодовых последовательностей при скремблировании п-раз- р дных кодовых последовательностей тактовой синхронизации, где ,

Гг

оцениваетс вида R П (г-1).

Claims

Формула изобретени

Устройство дл скремблировани информации , содержащее первый регистр сдвига, управл ющий вход которого вл етс входом дл тактовых импульсов, отличающеес тем, что, с целью расширени функциональных возможностей путем увеличени числа формируемых кодовых последовательностей при скремблировани кодовых последовательностей тактовой синхрони- зации, в него введены второй регистр сдвига, блок задержки, счетчик и блок пам ти, первые, вторые и третьи адресные входы которого соединены соответственно с выходами разр дов первого , второго регистров сдвига и счетчика , а управл ющий вход считывани рлока пам ти объединен с управл ющим

входом первого регистра сдвига, со

писанный по нулевым адресам строки, столбца и чейки блока 5. При этом в старший разр д регистра 1 записываетс двоичный бит входной информации , а счетчик 3 измен ет свое нуле- вое состо ние на единичное. С задержкой , определ емой блоком 4, в старший разр д регистра 2 записываетс двоичный бит, считанный с выхода

Составитель В,3е Редактор А.Шандор Техред И,Дидьж

Заказ 5450/58

Тираж 626

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб,, д, 4/5

счетным входом счетчика и с входом блока задержки, выход которого соединен с управл ющим входом второго регистра сдвига, информационный вход которого соединен с выходом блока пам ти, который вл етс выходом устройства , при этом информационный вход первого регистра сдвига вл етс информационным входом устройства.

Т.Колб

Подписное