SU951668A1 - Устройство дл формировани импульсных последовательностей - Google Patents

Description

Союз Советских Социалистических Республик	ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ	(11)951668
	(61) Дополнительное к авт. свид-ву
	(22)3аявлено 09.07.80 (21) 2954749/18-21	(51 )М. Кл1 * 3 *
|ЬсударсткиныЙ комитет	с присоединением заявки №	Н 03 К 3/64
СССР	(23)Приоритет
ио делам изобретений	Опубликовано 15.08.82. Бюллетень №30	(53) УДК 621.374
и отхрытий	Дата опубликования описания 15.08.82	.3(088.8)

(72) Авторы

изобретения	А. Н. Подгола и Г. Н. Спица	5
		1 j ..... U I
(71) Заявитель	—
		£·>. j

(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ¹ Изобретение относится к импульсной технике, в частности к генераторам, вырабатывающим серии импульсов, и может быть использовано в устройствах автоматики, в системах контроля цифровых электронных схем ⁵ и т.д.

Известно устройство для формирования импульсных последовательностей, содержащее тактовый генератор, декадный счетчик/η блоков элементов совпадений,блок сравнения кодов,программный блок (блок памяти).распределитель импульсовj вспомогательный счетчик, триггер, блок добавления ₁₅ импульса и элемент ИЛИ £ 1 J.

В этом устройстве при каждом совпадении состояния младшей декады счетчика с младшей цифрой программного блока блок сравнения кодов го осуществляет поразрядное сравнение состояния всех декад с заданными программынм блоком значениями. Си( нал на выходе устройства появляется только в случае совпадения состояния кодов всех декад с заданными программным блоком значениями.’ Под воздействием выходного импульса в программном блоке вырабатывается следующий код.

Однако данное устройство обладает низким быстродействием, ограниченным быстродействием программного блока (блока памяти), так как минимальный период импульсов в импульсной последовательности не может быть меньше времени цикла считывания блока памяти.

Наиболее близко к предложенному· устройство для формирования импульсных последовательностей, в котором выход тактового генератора соединен с входом двоичного счетчика, выходы которого соединены с первыми входами компаратора, вторые входьЗ компаратора соединены с выходами блока η-разрядной памяти, адресные ;входы которой соединены с выхода ми адресного блока, выход компаратс ра соединен с входом адресного блока [2].

Импульсы с тактового генератора поступают на двоичный счетчик, на 5 , компараторе сравнивается информация, поступающая со счетчика, с информацией, поступающей с блока п-разрядной памяти, и при совпадении на выходе компаратора, а следователь- 10 но, и на выходе устройства появляется импульс, Этот импульс, поступая на адресный блок, переключает его, и на выходах блока п-разрядной ₍памяти появляется новая информация, 15 соответствующая новому адресу. , Следующий импульс на выходе уст- ¹ ройства появляется при совпадении информации на выходах двоичного счетчика и информации на выходах блока 20 η-разрядной памяти, соответствующей новому адресу.

Таким образом, блок п-разрядной памяти хранит в ячейках каждого адреса информацию, выражающую интерва- 25 лы между соседними импульсами последовательности.

Недостатком этого устройства является низкое быстродействие, которое ограничено быстродействием блока па- 30 мяти, т.е. минимальный период импульсов в импульсной последовательности не может быть меньше времени цикла считывания блока памяти.

Цель изобретения -повышение быст- ³⁵ родёйствия устройства для формирования импульсных последовательностей.

Поставленная цель достигается тем, что в устройство для формирова- ₄₀ ния импульсных последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с входом двоичного счетчика, блок п-разрядной памяти, входы которого ₄₅ соединены с выходами адресного блока, введен формирователь одиночного импульса, (п+1)- разрядный сдвигающий .регистр, причем выходы блока п-разрядной памяти соединены с п-входами параллельной записи информации (п+1)-разрядного сдвигающего регистра, сдвигающий вход которого соединен с выходом генератора тактовых импульсов, выход двоичного счетчика соединен с входом формирователя одиночного импульса, выход которого соединен с входом адресного блока и управляющий входом записи (п+1)- разрядного сдвигающего регистра.

На чертеже представлена функциональная блок-схема устройства.

Устройство для формирования импульсных последовательностей содержит генератор 1 тактовых импульсов, двоичный счетчик 2, блок 3 п-разрядной памяти, адресный блок 4, формирователь 5 одиночного импульса, (п+1)-разрядный сдвигающий регистр 6 с паралпельной записью информации в η разрядов. Выход последнего разряда сдвигающего регистра является выходом устройства.

Устройство работает следующим образом.

В исходном положении импульсы на выходе генератора 1 отсутствуют, в η разрядах сдвигающего регистра 6 'записана определенная кодовая комбинация единиц и нулей, последний разряд сдвигающего регистра 6 и двоичный счетчик 2 находятся в нулевом состоянии, на выходах блока 3 памяти - кодовая комбинация единиц и нулей, записанных в ячейке, адрес которой задан адресным блоком 4. на выходе формирователя 5 одиночного импульса - нулевой сигнал.

При включении генератора 1 каждый импульс, поступающий с его выхода на сдвигающий вход сдвигающего регистра 6, передним фронтом сдвигает записанную в нем кодовую· комбинацию на один разряд. С поступлением η импульсов кодовая комбинация, записанная в разрядах сдвигающего регистра 6, последовательно поступает на выходы устройства, образуя импульсную последовательность, а в последнем разряде записывается информация, которая была в первом разряде.

Импульсы генератора 1 одновременно поступают и на вход двоичного счетчика 2, который переключается задним фронтом импульса и через каждый η импульсов возвращается в исходное нулевое состояние. После перехода двоичного счетчика 2 в нулевое состояние формирователь 5 одиночного импульса формирует импульс, длительность которого меньше длительности паузы между импульсами генератора 1. Этот импульс, поступая на вход разрешения записи сдвигающего регистра 6, передним фронтом записывает кодовую комбинацию с выходов блока 3 памяти в соответствую5 :

щие разряды сдвигающего регистра 6 и, поступая одновременно на вход адресного блока 4,’задним фронтом переключает его на новый адрес. Таким образом, в паузе между двумя импульсами генератора 1 в η разрядов сдвигающего регистра 6 записы вается кодовая комбинация с выходов блока 3. памяти, и адресный блок 4 формирует адрес новой ячейки 3 памяти, а кодовая комбинация, записанная в этой ячейке, появляется на выходах блока 3 памяти через время, определяемое его быстродействием.

С поступлением следующей серии η импульсов процесс повторяется.

К моменту записи новой кодовой комбинации в сдвигающий регистр 6 на выходах блока 3 памяти устанавливается новая кодовая комбинация, записанная в ячейках, адрес которых выбран адресным блоком 4 в

- предыдущем цикле.

Количество разрядов сдвигающего Iрегистра 6 и блока 3 памяти должно быть таким, чтобы при необходимой частоте тактового генератора 1 время, в течение которого кодовая комбинация со сдвигающего регистра 6 передается на выход устройства, было больше, чем время цикла считывания блока 3 памяти.

В общем случае минимальный период выходных импульсов Т равен w. vb™: W^2Tr» время цикла считывания блока памяти;. период импульсов тактового генератора; количество разрядов регистра 6 и блока 3 памяти.

Таким образом, для получения необходимого быстродействия, т.е. минимального периода выходных импульсов, при использовании блока 3 па- мяти с любым быстродействием количество разрядов блока 3 памяти и сдвигающего регистра 6 и период импульсов генератора 1 равны η - ^2T>V π — — , •вых τ Τ ВЫХ ^{Tf =} 2 · При п=3 и .более быстродействие устройства превышает быстродействие блока 3 памяти.

Так как быстродействие блоков памяти за счет сложности внутренней где Тц 40 η·

951668 6 структуры ограничено, а быстродействие сдвигающих регистров 6 может быть достаточно высоким, то применение в устройстве (п+1)-разрядного сдвигающего регистра, в η разрядов которого производится параллельная ’ |запись информации с выходов блока η-разрядной памяти, а потом происхо,дит последовательная передача этой информации на выход устройства, позволяет получить быстродействие устройства не зависимо от быстродействия блока памяти.

Использование в сдвигающем регистре (п+1) разрядов, в последний из которых не записывается информация с блока памяти, позволяет исключить разрывы между группами импульсов в импульсной последовательности, а запись единичного или нулевого сигнала в несколько смежных разрядов сдвигающего регистра позволяет получить на.выходе устройства импульс-1 ные последовательности с импульсами и паузами различной длины. При этом максимальная длительность цикла импульсной последовательности определяется емкостью блока памяти.

Claims (2)

1. (5А) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ Изобретение относитс  к импульсной технике, в частности к генераторам , вырабатывающим серии импульсов , и может быть использовано в устройствах автоматики, в системах контрол  цифровых электронных схем и т.д. Известно устройство дл  формировани  импульсных последовательностей , содержащее тактовый генератор, декадный счетчик; пШоков элементов совпадений,блок сравнени  кодов.,прог раммный блок (блок пам ти),распреде тель импульсов вспомогательный счетчик, триггер, блок добавлени  импульса и элемент ИЛИ l J. В этом устройстве при каждом сов падении состо ни  младшей декады счетчика с младшей цифрой программного блока блок сравнени  кодов осуществл ет поразр дное сравнение состо ни  всех декад с заданными программынм блоком значени ми. Сигнал на выходе устройства по вл етс  ТОЛЬКО в случае совпадени  состо ни  кодов всех декад с заданными программным блоком значени ми. Под воздействием выходного импульса в программном блоке вырабатываетс  следующий код. Однако данное устройство обладает низким быстродействием, ограниченным быстродействием программного блока (блока пам ти), так как минимальный период импульсов в импульсной последовательности не может быть меньше времени цикла считывани  блока пам ти. Наиболее близко к предложенному, устройство дл  формировани  импульсных последовательностей, в котором выход тактового генератора соединен с входом двоичного счетчика, выходы которого соединены с первыми входами компаратора, вторые входьЗ компаратора соединены с выходами блока п-разр дной пам ти, адресные ;входы которой соединены с выходами адресного блока, выход компарато ра соединен с входом адресного блока
2. 2. Импульсы с тактового генератора поступают на двричный счетчик, на , компараторе сравниваетс  информаци  поступающа  со счетчика, с информацией , поступающей с блока п-разр дной пам ти, и при совпадении на выходе компаратора, а следовательно , и на выходе устройства по вл етс  импульс. Этот импульс, посту па  на адресный блок, переключает его, и на выходах блока п-разр дной ,пам ти по вл етс  нова  информаци , соответствующа  новому адресу. , Следующий импульс на выходе устройства по вл етс  при совпадении и формации на выходах двоичного счетчика и информации на выходах блока п-разр дной пам ти, соответствующей новому адресу. Таким образом, блок п-разр дной пам ти хранит в  чейках каждого адреса информацию, выражающую интерва лы между соседними импульсами после довательности. Недостатком этого устройства  вл етс  низкое быстродействие, котор ограничено быстродействием блока па м ти, т.е. минимальный период импул сов в импульсной последовательности не может быть меньше времени цикла считывани  блока пам ти. Цель изобретени  -повышение быст родействи  устройства дл  формирова ни  импульсных последовательностей. Поставленна  цель достигаетс  тем, что в устройство дл  формирова ни  импульсных последовательностей, содержащее генератор тактовых импульсов , выход которого соединен с входом двоичного счетчика, блок п-разр дной пам ти, входы которого соединены с выходами адресного блока , введен формирователь одиночного импульса, (п+1)- разр дный сдвигающий .регистр, причем выходы блока п-разр дной пам ти соединены с п-вх дами параллельной записи информации (п+1)-разр дного сдвигающего ре гистра, сдвигающий вход которого соединен с выходом генератора тактовых импульсов, выход двоичного счетчика соединен с входом формировател  одиночного импульса, выход которого соединен с входом адресного блока и управл ющий входом записи (п+1)- разр дного сдвигающего регистра. На чертеже представлена функциональна  блок-схема устройства. Устройство дл  формировани  импульсных последовательностей содержит генератор 1 тактовых импульсов , двоичный счетчик 2, блок 3 п-разр дной пам ти, адресный блок Ц, формирователь 5 одиночного импульса , (.п+1)-разр дный сдвигающий регистр 6 с параллельной записью информации в п разр дов. Выход последнего разр да сдвигающего регистра  вл етс  выходом устройства. Устройство работает следующим об разом . В исходном положении импульсы на выходе генератора 1 отсутствуют, в п разр дах сдвигающего регистра 6 записана определенна  кодова  комбинаци  единиц и нулей, последний разр д сдвигающего регистра 6 и двоичный счетчик 2 наход тс  в нулевом состо нии, на выходах блока 3 пам ти - кодова  комбинаци  единиц и нулей, записанных в  чейке, ад-рее которой задан адресным блоком k. на выходе формировател  5 одиночного импульса - нулевой сигнал. При включении генератора 1 каждый импульс, поступающий с его выхода на сдвигающий вход сдвигающего регистра 6, передним фронтом сдвигает записанную в нем кодовую комбинацию на один разр д. С поступлением п импульсов кодова  комбинаци , записанна  в разр дах сдвигающего регистра 6, последовательно поступает на выходы устройства, образу  импульсную последовательность, а в последнем разр де записываетс  информаци , котора  была в первом разр де. Импульсы генератора 1 одновременно поступают и на вход двоичного счетчика 2, который переключаетс  задним фронтом импульса и через каждый п импульсов возвращаетс  в исходное нулевое состо ние. После перехода двоичного счетчика 2 в нулевое состо ние формирователь 5 одиночного импульса формирует импульс, длительность которого меньше длительности паузы между импульсами генератора 1. Этот импульс, поступа  на вход разрешени  записи сдвигающего регистра 6, передним фронтом записывает кодовую комбинацию с выходов блока 3 пам ти в соответствующие разр ды сдвигающего регистра 6 и, поступа  одновременно на вход адресного блока ,задним фронтом переключает его на новый адрес. Таким образом, в паузе между дв м  импульсами генератора 1 в п ра р дов сдвигающего регистра 6 запис ваетс  кодова  комбинаци  с выходо блока 3-пам ти, и адресный блок k мирует адрес новой  чейки 3 пам ти а кодова  комбинаци , записанна  в этой  чейке, по вл етс  на выходах блока 3 пам ти чере врем , определ емое его быстродействием, С поступлением следующей серии п импульсов процесс повтор етс . К моменту записи новой кодовой комбинации в сдвигающий регистр 6 на выходах блока 3 пам ти устанавливаетс  нова  кодова  комбина ци , записанна  в  чейках, адрес ко торых выбран адресным блоком k в предыдущем цикле. Количество разр дов сдвигающего 1 регистра 6 и блока 3 пам ти должно Ьыть таким, чтобы при необходимой . частоте тактового генератора 1 врем , в течение которого кодова  комбинаци  со сдвигающего регистра 6 передаетс  на выход устройства, был больше, чем врем  цикла считывани  блока 3 пам ти. В общем случае минимальный перио выходных импульсов Т равен 2Ti w , врем  цикла считывани  блока пам ти;. период импульсов тактового генератора; количество разр дов регистра 6 и блока 3 пам ти. Таким образом, дл  получени  необходимого быстродействи , т.е. минимального периода выходных импульсов , при иcпoльзoвaнi1и блока 3 пам ти с любым быстродействием колимество разр дов блока 3 пам ти и сдвигающего регистра 6 и период им пульсов генератора 1 равны т Твых Тг -J- . . При и .более быстродействие устройства превышает быстродействие блока 3 пам ти. Так как быстродействие блоков па м ти за смет сложности внутренней 686 структуры ограничено, а быстродействие сдвигающих регистров 6 может быть достаточно высоким, то применение в устройстве (п+1)-разр дного сдвигающего регистра, в п разр дов которого производитс  параллельна  запись информации с выходов блока п-разр дной пам ти, а потом происхо, дит последовательна  передача этой информации на выход устройства, позвол ет получить быстродействие устройства не зависимо от быстродействи  блока пам ти. Использование в сдвигающем регистре (п+1) разр дов, в последний из которых не записываетс  информаци  с блока пам ти, позвол ет исключить разрывы между группами импульсов в импульсной последовательности, а запись единичного или нулевого сигнала в несколько смежных разр дов сдвигающего регистра позвол ет получить начВыходе устройства импульсные последовательности с импульсами и паузами различной длины. При этом максимальна  длительность цикла импульсной последовательности опреде1л етс  емкостью блока пам ти. Формула изобретени  Устройство дл  формировани  импульсных последовательностей, содержащее генератор тактовых импульсов , выход которого соединен с входом двоичного счетчика, блок п-раз-. р дной пам ти, входы которого соединены с выходами адресного блока, отличающеес  тем, что, с целью повышени  быстродействи , в него введен формирователь одиночного импульса, (п+1)-разр дный сдвигающий регистр, причем выходы блока п-разр дной пам ти соединены с п .входами параллельной записи информа:ции (п+1)- разр дного сдвигающего регистра, сдвигающий вход которого соединен с выходом генератора тактовых импульсов, выход двоичного счетника соединен с входом формировател  одиночного импульса, выход которого соединен с входом адресного блока, и управл ющим входом записи (п+1)- разр дного сдвигающего регистра . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 6б9478,кл, Н 03 К 3/72, 19772 .Патент ФРГ № 2 +55039, л. Н 03 К З/б, опублик. 1975.

   - -