SU693408A1 - Генератор псевдослучайных чисел - Google Patents
Генератор псевдослучайных чиселInfo
- Publication number
- SU693408A1 SU693408A1 SU762401392A SU2401392A SU693408A1 SU 693408 A1 SU693408 A1 SU 693408A1 SU 762401392 A SU762401392 A SU 762401392A SU 2401392 A SU2401392 A SU 2401392A SU 693408 A1 SU693408 A1 SU 693408A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- block
- register
- registers
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ЧИСЕЛ
I
Изобретение относитс к области вычислительной техники и может быть испрльзовано при построении специализированных вычислительных машин.
Известен генератор псевдослучайных чисел , содержащий регистр сдвига с сумматором по модулю два в цепи обратной св зи 1..
Однако этот генератор обладает малой длиной псевдослучайной последовательности .
Наиболее близким по технической сущности к изабретению вл етс генератор псевдослучайных чисел, содержащий блок управлени , первый и второй элементы эквивалентности , блок сумматоров по модулю два, выходы которого вл ютс выходами генератора 2.
Однако известный генератор характерен наличием линейной зависимости в формируемой последовательности, что в конечном счете снижает его точность .
Целью изобретени вл етс повышение точности генератора.
Дл достижени поставленной цели генератор содержит первый и второй блоки пам ти, первь1е,вторь1еитретьи входы которых , соединены, с первым, вторым и третьим выходами блока управлени соответственно , четвертые входы блоков пам ти - с выходами первого и второго элементов эквивалентности соответственно, первые и вторые выходы - с первыми и вторымн входами первого и второго элементов эквивалентности соответственно, группы выходов блока
пам ти соединены со входами блока сумматоров по модулю два соответственно, выходы которого подключены к групне входов первого блока пам ти соответственно, группа выходов которого подключена к группе
входов второго блока пам ти соответственно , кроме того, каждый блок пам ти содержит счетчик, дешифратор, накопитель и буферный регистр, разр дные выходы которого вл ютс группой выходов блока, i-ый и j-ый выходы-- первым и вторым выходами блока, первый вход объединен с первыми входами накопител и счетчика и вл етс первым входом блока, второй вход объединен со вторым входом счётчика и вл етс вторым входом блока, третий и четвертый входы вл ютс третьим и четвертым входами блока, а разр дные входы соединены с разр дными выходами накопител соответственно, разр дные входы которого вл ютс группой входов блока, а второй вход соединен через дешифратор с выходом счетчика.
На фиг. 1 приведена блок-схема генератора; на фиг. 2 - диаграмма, по сн юща работу генератора.
Генератор содержит первый блок пам ти 1, состо щий из накопител 2 с произвольной адресацией, буферного регистра 3, счетчика 4 и дещифратора 5; блок управлени 6; второй блок пам ти 7; блок 8 сумматоров по mod 2 и два элемепт-а 9 и 10 эквивалентности . Блок 7 состоит из накопител 11 с произвольной адресацией, буферного регистра 12, счетчика 13 и дешифратора 14.
Накопитель 2 содержит m чеекдл хранели m п-разр дных чисел, а накопите чь 11 - t чеек дл хранени Е п-разр дных чисел, причем m и - взаимно простые. Выходные разр дные шины накопител 2 подключены ко входам регистра 3, а выходные разр дные шины накопител 11 - ко входам регистра 12. Выходы регистров 3 и 12 попарно подключены ко входам соответствующих сумматоров по mod 2 блока 8. Выход регистра 3 подключен также ко
входным разр дным щинам накопител П. Выходы сумматоров по mod 2 блока 8 подключены ко входным разр дным шинам накопител 2 и к выходам 15 генератора, m адресных щин накопител 2 подключены к выходам дешифратора 5, ко входам которого подключены выходы счетчика 4 с модулем пересчета т, а t адресных шин накопител 11 подключены к выходам дешифратора 14, ко входам которого подключены выходы счетчика 13 с модулем пересчета 1. Счетные входы счетчиков 4 и 13, а также шины СЗ («Считывание-Запись) накопителей 2 и 11 подключены к выходной щине
РЙ («Рабочие импульсы) блока управлени 6, выходна шина которого Уст «О подключена к щинам сброса счетчиков 4, 13 и регистров 3, 12. Кроме того, выходна шина СИ («Сдвигающие импульсы) блока управлени 6 подключена к шине сдвига регистров 3 и 12. Выходы п-го и k-oro разр дов (п и k взаимно простые числа) регистра 3 подключены ко входам элемента эквивалентности 9, выход которого подключен к последовательному входу первого разр да этого же регистра. Выходы п-го и (n-k)-oro разр дов регистра 12 подключе-, ны ко входам элемента эквивалентности 10, йыход которого подключен к последбвательному входу первого разр да этого же реГИСТра . :.-::. . ;:.../ ,.-.,...... .,..;.,.. :
Устройство имеет два основных режима: начальный режим формировани псевдослучайной информации и рабочий режим - режим формировани и выдачи п-разр дных псевдослучайных чисел.
Режимы работы задаютс соответствующими сигналами с выходов блока управлени 6 ,(см. фиг. 2).
Работа устройства осуществл етс следующим образом.
В начальном режиме блок управлени б в первом такте вырабатывает сигнал Уст«О (фиг. 2 а), который устанавливает в нулевое состо ние счетчики адресов 4 и 13 и регистры 3 и 12, начина со второго
такта блок 6 вырабатывает рабочие импульсы РИ (фиг. 26), поступа(рщие на счетные входы счетчиков 4 и 13, на шины СЗ («Считывание-3апись«) накопителей 2 и 11, на входь синхронизации триггеров регистров 3 и 12. Дл управлени работой регистров 3 и 12 блок 6вырабатывает потенциальный сигналсдвига ПС (фиг. 2 в). При наличии сигнала ПС и поступлении импульсов РИ регистры 3 и 12 работают в режиме сдвига записанной информации в сторону старших разр дов. Кроме того, сигнал ПС запрещает запись в регистры 3 и 12 информации, присутствующей на выходных разр дных шинах при считывании из накопителей 2 и 11. С другой стороны сигнал ПС разрешает запись сигналов, посту .нающих на последовательные входы первых разр дных регистров 3 и 12 с выходов элементов эквивалентности 9 и 10. Таким образом, в начальном режиме регистр 3 и элемент 9, а также регистр 12 и элемент 10
5 представл ют собой два генератора псевдослучайных последовательностей, которые формируют одинаковые последовательности, но с противоположными пор дками следовани двоичных символов в последовательност х . В известном генераторе на основе АЛПМ нулевое состо ние регистра вл етс запрещенным (выйти из него без внешнего сигнала АЛПМ не может). В рассматриваемом устройстве дл генераторов псевдослучайных последовательностей На регистS pax 3, 12 и элементах 9, 10 нулевые состо ни регистров вл ютс рабочими, что достигаетс включением в цепи обратных св зей элементов эквивалентности вместо сумматоров по mod 2.
Работа генератора в начальном режиме происходит следующим образом.
С одной стороны, импульсы РИ и потенциал ПС, поступа на регистры 3 и 12, . привод т к тому, что последние совместно 5 с элементами формируют псевдослучайные последовательности. С другой стороны, рабочие импульсы РИ, поступа на счетные входы счетчиков 4 и 13, в каждом такте увеличивают на единицу номера адресов, по которым происходит обращение к накопител м 2 и 11. Кроме того, положительные импульсы сигнала РИ, поступающие на шины СЗ («Считывание-Запись), в первой половине каждого такта воспринимаютс накопител ми 2 и 11, как сигнал «Считывание числа по выбранному адресу. Пауза .сигнала РИ на шинах СЗ во второй половине каждого такта воспринимаетс накопител ми 2 и 11, как сигнал «Запись числа по выбранному адресу. Таким образом, в каждом из накопителей в одном такте вначале считываетс число, хран щеес в выбранной чейке пам ти, а затем по этому же адресу записываетс число, поступающее на входные разр дные шины соответствующего накопител . Как уже. отмечалось, сигналы, возникающие на входных разр дных шинах накопителей 2 и И, не записываютс на регистры 3 и 12, поскольку параллельные входы последних блокируютс сигналом ПС.
В каждом такте во второй половине такта псевдослучайное число, присутствующее в регистре 3, записываетс в вы&ранную чейку накопител 11. Это же число поразр дно складываетс на блоке сумматоров 8 с псевдослучайным числом, присутствующим в этом такте в регистре 12. С выходов блока 8 результат поразр дного сложени записываетс в выбранную чейку накопител 2. По истечении m тактов (в предложении , что m t) во всех чейках накопителей 2 и 11 будут записаны некоторые псевдослучайные числа. Следует отметить, что в чейках накопител 11 будут все разные числа. В k первых чейках (если k -) накопител 2 при m п после m тактов будут записаны нули, а в остальных - псевдослучайные числа, отличные от чисел, записанных в накопителе П. Во избежание наличи большого числа «нулей значение номера разр да k регистра 3, с выхода которого заводитс обратна св зь на элементы 9, необходимо выбирать достаточно малым, пор дка 2-4. При этом псевдослучайные последовательности, формируемые регистрами 3,. 12 и элементами 9, 10 могут получитьс не максимальными. Однако в этом нет никакой необходимости, поскольку емкость наксгпителей 2 и 11 (число чеек пам ти) намного меньше числа символов в последовательности максимальной длины, т. е. m « 2 1; « . Можно выбрать k и достаточно большим k (если этого требует условие генерации последователькости длины I). Во избежание записи большого количества нулевых чисел в накопителе 2 потенциальный сигнал ПС необходимо формировать длительностью в 2 тактов. Врем , существовани сигнала ПС можно выбрать необ зательно кратным m тактам. В общем случае можно указать, что
длительность сигнала ПС должна удовлетвор ть неравенству , где Три- период следовани рабочих импульсов.
По окончании начального режима (окончание сигнала ПС) регистры 3 и 12 переключаютс в режимы статического хранени информации с записью и выдачей чисел параллельными кодами. В отсутствие потенциала ПС сигналы с выходов элементов эквивалентности 9 и 10 не воспринимаютс первыми разр дами регистров 3 и 12.
После окончани ПС блок управлени выдает второй сигнал Уст«0, осуществл ющий сброс счетчиков 4, 13 и регистров 3 и 12 (фиг. 26). Со следующего такта начинаетс рабочий режим формировани п-разр дных псевдослучайных чисел.
В рабочем режи.ме генератор работает следующим образом. В первом такте импульс РИ, поступающий на счетные входы счетчиков 4 и 13, устанавливает последние в состо ние 1. Дешифраторы адресов 5 и 14 возбуждают адресные шиньг чеек соответствующих накопителей 2 и 11. При этом единичный уровень РИ в первой половине такта, поступа на пгииы СЗ накопителей 2 и 11, осуществл ет считывание чисел, хран щихс в первых чейках накопителей 2 и 11. Сигналы, соответствующие разр дам считанных чисел, по вл ютс на выходных разр дных шинах накопителей 2 н 1. Под воздействием этих сигналов и сиг;1ала РИ на щинах синхронизации считанные-из накопителей 2 и 11 числа запис.ьшаютс соответственно на регистры 3 и 12. С выходов регистра 3 считанное из первой чейки накопител 2 число поступает на выходные разр дные шины накопител 11 и на одни входы блока 8. На вторые входы блока 8 поступают разр ды числа, считанного из первой чейки накопител 11 и хран щегос на регистре 12. В итоге на выходах блока 8 (блок сумматоров по mod 2) по вл етс число , представл ющее поразр дную сумму входных чисел. Эта поразр дна сумма вл етс первым псевдослучайным числом, которое поступает на выходы генератора 15 и на выходные разр дные шины накопител 2.
Во второй половине первого такта нулевой уровень сигнала РЙ, поступа на шины СЗ накопителей 2 и 11, осуществл ет запись чисел, присутствующих на входных разр дных щинах в первые чейки накопителей 2 и 11, т. е. в первую чейку накопител 2 записываетс перва поразр дна сумма, а в первую чейку накопител 11 записьГваетс число, хран щеес на регистре 3.
Claims (2)
1.Яковлев В. В. и др. Стохастические вычислительные машины. Л., «Машиностроение , 1974, с. 114.
2.Авторское свидетельство СССР № 476340, кл. G 06 F 1/02, 1973.
Фиг. / Уст„0 ) « ППП-- р л .г
ПП п п п
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762401392A SU693408A1 (ru) | 1976-09-13 | 1976-09-13 | Генератор псевдослучайных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762401392A SU693408A1 (ru) | 1976-09-13 | 1976-09-13 | Генератор псевдослучайных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU693408A1 true SU693408A1 (ru) | 1979-10-25 |
Family
ID=20675920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762401392A SU693408A1 (ru) | 1976-09-13 | 1976-09-13 | Генератор псевдослучайных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU693408A1 (ru) |
-
1976
- 1976-09-13 SU SU762401392A patent/SU693408A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4031515A (en) | Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes | |
JPS5958558A (ja) | 並列周期的冗長チエツク回路 | |
SU693408A1 (ru) | Генератор псевдослучайных чисел | |
SU496604A1 (ru) | Запоминающее устройство | |
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU881863A1 (ru) | Стековое запоминающее устройство | |
JP2667702B2 (ja) | ポインタリセット方式 | |
SU363108A1 (ru) | Многоканальное счетное устройство | |
SU1587537A1 (ru) | Устройство дл обслуживани сообщений | |
SU329578A1 (ru) | Магнитное запоминающее устройство | |
SU670958A2 (ru) | Устройство дл обработки телеизмерительной информации | |
SU450233A1 (ru) | Запоминающее устройство | |
SU1432532A1 (ru) | Буферное запоминающее устройство | |
SU1013955A1 (ru) | Генератор псевдослучайных чисел | |
SU1640687A1 (ru) | Генератор случайной последовательности | |
SU1705874A1 (ru) | Устройство дл контрол оперативных накопителей | |
SU407396A1 (ru) | Буферное запоминающее устройство | |
SU813504A1 (ru) | Устройство дл выборки адресовиз блОКОВ пАМ Ти | |
SU313222A1 (ru) | Оперативное запоминающее устройство | |
SU1269128A1 (ru) | Устройство дл случайного перебора перестановок | |
SU1524094A1 (ru) | Буферное запоминающее устройство | |
SU1481755A1 (ru) | Генератор случайного марковского процесса | |
SU922765A1 (ru) | Устройство дл определени законов распределени веро тностей | |
SU526023A1 (ru) | Запоминающее устройство | |
SU1399823A1 (ru) | Запоминающее устройство с самоконтролем |