SU407396A1 - Буферное запоминающее устройство - Google Patents

Description

1

Предложенное изобретение относитс  к области вычислительной техники и -может быть использовано при построении устройств храпени  дискретной информации.

Известно буферное запоминающее устройство , содержащее регистры хранени  чисел, логические эле.менты «И п управл ющий двухтактный регистр сдвига.

Основным недостатком известного устройства  вл етс  необходимость наличи  схем, вырабатывающих код адреса дл  управлени  устройством, и большое число элементов па .м ти, позвол ющих хранить весь объем поступающей информации.

Целью изобретени   вл етс  «повыщение плотности записи и упрощение известного буферного запоминаюн1,его устройства.

Поставленна  цель достигаетс  путем того, что нулевой выход каждого основного триггера управл ющего регистра сдвига, кроме первого , подключен к элементу «И предыдущего разр да этого регистра, а выход элемента «И каждого разр да управл ющего регистра сдвига соединен с пулевым входом вспомогательного триггера того же разр да, с единичным входом вспомогательного триггера последующего разр да и со входами соответствуюншх элементов «И регистров хранени  чисел.

На чертеже изображена функциональна 

схема предложенного буферного запоминающего устройства.

Устройство содержит элемеиты «И /, регистры 2-2 хранени  т-разр дных чнсе., соединенные через элементы «И 5-3, управл ющий двухтактный регистр сдвига 4. выключающий в себ  010но1вные триггеры 5-5, подключенные ко входам элементов «1-Ь (;-6, и вспомогательные триггеры 7-7 , подключенные ко входам элементов «И } элементов «И .9-.9 .

Ко входам элементов «И 8, 9 подключена шина 0 тактовых импульсов ГЯь Ко входа:, элементов «И 5 подключена щина 11 тактовых им.пульсов Т И 2. Ко входам элементов «И 1 и вспомогательного триггера 7 подключена шина 12 записи информации. Ко входу элемента «И 6 подключена ниша 13 считывани  информации.

Предложенное устройство работает след ющим образом.

На шину 10 тактовых имнульсов ГЯ, н шину 11 тактовых н.мпульсов ТИ посто нно поступают импульсы, сдвинутые один относительно другого, частота которых не ниже возмолшой частоты заииси информации.

Дл  записи информации в запоминающее устройство на шину 12 записи информации поступает импульс, по которому через элементы «PI 1 первое т-разр дное слово записываетс 

на регистр 2; одновре:,:енно вспомогательный трштер 7 управл ющего регнстра сдвига }станавливаетс  в единичное состо ние.

Первый импульс THi через элемент «И 5 устанавливает в единичное состо ние основной триггер 5 управл ющего регистра сдвига.

-Первый импульс 77/2 через элемент «И 5 ;устанавлнвает вспомогательный триггер 7 в нулевое состо ние, а вспомогательный триггер 7 - в единичное и через элементы «И 5 нереписывает информацию из регистра 2 в регистр 2.

Второй импульс Г// через элемент «И 9 устанавливает в единичное состо ние основной триггер 5 унравл ющего регистра сдвига и через элемент «И 5 устанавливает в нулевое состо ние основной триггер 5 управл ющего регистра сдвига, а также сбрасывает информацию в регистре 2.

Второй имлульс ГЯг через элемент «И 6 устанавливает вспомогательный триггер 7 в нулевое состо ние, а всномогательиый триггер 7 - в единичное и через элемент «И 3 переписывает информацию из регнстра 2 в регистр 21

Через (п-1) тактовых импульсов (где п - количество регистров дл  хранеии  чисел ) первое слово окажетс  в регистре 2.

Запись перепись из регнстра в регистр следующоо слова осуществл ютс  аналогично .

Через (п-2) импульсов TWi и Г//о второе слово окажетс  в регистре 2 .

При считывании информации из заиомннаюи .его устройства на вход шины 13 считывани  информации подаетс  импульс и первое слово из регистра 2 через элементы «II 3 выводитс  из устройства.

Первые же импульсы ТИ и THz, следующие за импульсом считывани , переписывают информацию из регистра в регистр 2 . Аналогично иереписываетс  информади  из

младщих регистров в освобождающиес  регистры .

Таким образом, преимуществом лредложенного устройства  вл етс  то, что оно обеспечивает запись информации во все регистры

хранени  чисел и последовательный сдвиг информации при считывании по сигналам записи и считывани  с помощью унравл ющего регистра без использовани  дещифратора адреса и устройств, фор.мирующих код адреса.

Предмет изобретени 

Буферное запоминающее устройство, содержащее регистры хранени  чисел, одноименные разр ды которых соединены последовательно через элементы «И, управл ющий двухтакпиый регистр сдвига, в каждо-м разр де которого основной и всиомогательный триггеры соединены через элементы «И, отличающеес  тем, что, с целью новыщени  плотности записи и упрощени  устройства, нулевой выход каждого основного триггера управл ющего регистра сдвига, кроме первого, подключен к элементу «И предыдущего разр да этого регистра, а выход эле.мента «И каждого разр да управл ющего регистра сдвига соединен с нулевым входом вспомогательного триггера того же разр да, с едииичным входом вспомогательного триггера последующего разр да п со входа.ми соответствующих элементов «И регистров хранеш-ш чисел.

It

ю

ГI

У

т-л i4;qЛ

I

-ij

-

„dJ

I // I И

1р 2р