SU602947A1 - Микропрограммное устройство управлени - Google Patents

Микропрограммное устройство управлени

Info

Publication number
SU602947A1
SU602947A1 SU762365583A SU2365583A SU602947A1 SU 602947 A1 SU602947 A1 SU 602947A1 SU 762365583 A SU762365583 A SU 762365583A SU 2365583 A SU2365583 A SU 2365583A SU 602947 A1 SU602947 A1 SU 602947A1
Authority
SU
USSR - Soviet Union
Prior art keywords
control
register
input
output
block
Prior art date
Application number
SU762365583A
Other languages
English (en)
Inventor
Иван Панкратович Барбаш
Василий Матвеевич Березинец
Григорий Николаевич Тимонькин
Сергей Николаевич Ткаченко
Original Assignee
Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова filed Critical Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова
Priority to SU762365583A priority Critical patent/SU602947A1/ru
Application granted granted Critical
Publication of SU602947A1 publication Critical patent/SU602947A1/ru

Links

Landscapes

  • Selective Calling Equipment (AREA)
  • Communication Control (AREA)

Description

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ
и обратный выходы управл ющего разр да каждого пол  информационного регистра соединены с первыми входами соответствующих управл ющих элементов И, вторые входы управл ющих элементов И соединены с разноименными выходами блока выделени  четных и нечетных сигналов, выходы управл ющих элементов И через элемент ИЛИ соединены с управл ющим входом соответствующего дешифратора кода операции.Это позвол ет, кроме упрощени  схемы за счет отказа от использовани  элементов задержки и элементов И на выходах дешифратора кода операции каждого пол , повысить ее надежность, поскольку в предлагаемом устроЯстве переключение управл юшн разр дов регистра информации мшкет происхси91ить тблыю в такте считывани  микрокоманды из запоминающего блока.
На чертеже изображена структурна  схема предлагаемого устройства.
Устройство содержит генератор тактовых импульсов 1, блок выделени  четных   нечетных сигналов 2, первый управл ющий элемент И 3, второй управл ющий элемент И 4,   элементов ИЛИ 5, адресный элемент И б, регистр адреса 7, дешифратор адреса 8, заломннающий блок 9, инфюрмационный регистр 10, разбитый на п полтей И с управл ющими разр дами 12, и дешифраТ ф кода операций 13. Выход генератора тактовых нмпульЁов 1 подклк )чен ко входу блока выделени  четналх н нечетных си гналов 2, на выходах и и которого выдел ютс  нечётные (Г) и четные (Tj) сигналы с«ют)8етстс№нно. Вы)юд о блока 2 соединен со входш nepBqtro упр ацл юшего элемента И 3 дл  одганиздЦЙн счнты амн  нмформадии в первом такте TV работы устройства с тех  слей II информационного jpefHcrpa №. управл ющие разр ды 12 оторых наход тс  в единичном состо нин. Этим жje (сигналом осуществл етс  считыванне инфор114ации с устройства в такте ft. Выход Ь блока 2 саединен также со входом адресного элемента И 6, дл  органнзацин приема, адреса следующЦ микрокоманды из регистра. информации 10 в регистр адреса 7. Кроме того, выход а блсжа 2 подключен к дещнфратору адреса 8, дл  разрешени  записи очередного слова из запоминающего блока 9 в регистр информации 10. Выход в выделени  четных сигналов блока 2 соединен со входом второго управл ющего элемента И 4 дл  организации счнтывани  во втором такте Г работы устройства с тех полей 11 информационного регистра 10, управл ющие разр ды 12 которых наход тс  в нулевом состо нни. Этнм же сигналом осуществл етс  считыванне информации с выхода устройства в тактеТз- Выходы управл ющего разр да 12 информационного регистра 10 подключены через первый управл ющий элемент 3, второй управл ющий элемент 4 н элемент ИЛИ 5 к управл ющему входу дещнфратора кода операции 13 соответствующего пол . Выход пол  11 информационного регистра 10 подключен к ннфорнаЦионному входу-дещнфратора кода операции 13.
Устройство работает следующим образом,
Генератор 1 вырабатывает тактовые импульсы , которые поступают на .вход блока выделер;и  четных и нечетных сигналов 2. Допустим, что новое слово, считанное нз запоминающего блока, записано в регистре 10. В такте. Т сигнал с выхода а блока 2 поступает нг первый вход элементов И 3, на другой вход которых поступают сигналы с управл ющих разр дов 12 полей II регистра информации 10. При этом, еслн разр д 12 находитс  в единичном состо ннн, то.на выходе элемента И 3, элемента ИЛИ 5, а следовательно ш на управл ющем входе дешифратора кода операции 13 есть разрешающий сигнал. Таким образом в такте Г) вырабатываютс  элементарные one рацни, заданные теми пол ми, у которых разр д 12 наход тс  в еднннчном состо нии. В тйкте TI с выхода в блока 2 сигнал поступает на входы элементов И 4. этом, аналогично первому тадггу, вырабатываютс  элементарные операции, заданные прл ми, у которых разр д 12 находитс  в .нулевом состо нии. Сигнал с выхода в блока 2 обеспечивает также прием адреса следующей мнкрокоманды.
Таким образом, наличие управл ющего разр да 12 обеспечивает реализацию двухтактного микропрограммировани . В этом случае в микрокоманде , считываемой т запоминающего блока , закодированы серйн сигналов микрооперацнй , выполн емых в течение двух тактов, Еслн в текущей микрокоманде какое-либо поле 11 не должно образовать никакой элементар-. ной операции, to в это поле ннформаци  не запнсыраетс . Сигнал с дешифратора кода операцйн 13, оютветствующнй этому полю, будет от :утствомть.
Использованне изобретени  позволит упростить схеМу устройства н повысить надежность..

Claims (2)

1.Авторское свидетельство СССР Л 217066, кл. G 06 F 9/16, 1968.
2.Авторское свидетельство СССР № 331387, кл. G 06 F 9/16, 1972.
ш
SU762365583A 1976-05-28 1976-05-28 Микропрограммное устройство управлени SU602947A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762365583A SU602947A1 (ru) 1976-05-28 1976-05-28 Микропрограммное устройство управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762365583A SU602947A1 (ru) 1976-05-28 1976-05-28 Микропрограммное устройство управлени

Publications (1)

Publication Number Publication Date
SU602947A1 true SU602947A1 (ru) 1978-04-15

Family

ID=20663221

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762365583A SU602947A1 (ru) 1976-05-28 1976-05-28 Микропрограммное устройство управлени

Country Status (1)

Country Link
SU (1) SU602947A1 (ru)

Similar Documents

Publication Publication Date Title
SU602947A1 (ru) Микропрограммное устройство управлени
US5577005A (en) Circuit for using chip information
SU1589288A1 (ru) Устройство дл выполнени логических операций
SU1269128A1 (ru) Устройство дл случайного перебора перестановок
SU1095397A1 (ru) Преобразователь двоичного сигнала в балансный п тиуровневый сигнал
SU367456A1 (ru) Запоминающее устройство с произвольной одновременной выборкой переменного массива
SU1564621A1 (ru) Микропрограммное устройство управлени
RU1827713C (ru) Устройство задержки
JPH06124586A (ja) 半導体記憶装置
SU1128253A1 (ru) Устройство дл формировани адресов регистровой пам ти
KR960009905Y1 (ko) 메모리의 데이타 처리회로
SU1660051A1 (ru) Запоминающее устройство
SU966685A2 (ru) Устройство дл сопр жени
SU1319077A1 (ru) Запоминающее устройство
SU450233A1 (ru) Запоминающее устройство
SU407396A1 (ru) Буферное запоминающее устройство
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU1345325A1 (ru) Устройство дл задержки сигналов
SU842956A1 (ru) Запоминающее устройство
SU437072A1 (ru) Микропрограммное устройство управлени
SU962892A1 (ru) Устройство дл ввода информации
SU1575188A1 (ru) Устройство адресации пам ти
SU1649531A1 (ru) Устройство поиска числа
SU733016A1 (ru) Устройство дл записи и считывани информации из блоков полупосто нной пам ти
SU888204A1 (ru) Запоминающее устройство