SU367456A1 - Запоминающее устройство с произвольной одновременной выборкой переменного массива - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств (ЗУ).

Известно запоминающее устройство с произвольной одновременной выборкой переменного массива слов, содержащее модули пам ти , св занные с первым шифратором, подключенным к регистру номера модул , с блоком добавлени  единицы, подсоединенным к регистру номера  чейки, и с входным коммутатором , второй шифратор, подключенный к регистру формата записи, выходной коммутатор .

Однако в известном устройстве при росте количества потребителей или отсутствии кратности их форматов увеличиваетс  необходимое количество модулей пам ти при сохранении общего объема прочитываемой или записываемой информации; кроме того, в этом ЗУ нельз  использовать модули с технически предельной длиной слова.

Предлагаемое ЗУ отличаетс  от известного тем, что оно содержит блок сборки, регистр номера позиции, третий и четвертый шифраторы , причем выходы третьего шифратора соединены с выходами четвертого шифратора и с первыми входами блока сборки, вторые входы которого соединены с выходами модулей пам ти , входы третьего шифратора подсоединены к выходам регистра номера модулей пам ти , выходы блока сборки соединены с входами выходного коммутатора, входы второго и третьего шифраторов подключены к выходам регистра номера позиции, св занным с входами входного и выходного коммутаторов, выходы второго шифратора соединены с входами четвертого шифратора.

Это позвол ет сократить требуемое количество оборудовани  устройства. На чертеже изображена блок-схема запоминающего устройства с произвольной одновременной выборкой переменного массива слов.

Устройство содержит модули 1 и 2 пам ти, выходной коммутатор 3, входной коммутатор

4, блок 5 сборки, первый шифратор 6, второй шифратор 7, третий шифратор 8, четвертый шифратор 9, блок 10 добавлени  единицы, регистр // формата записи, регистр 12 номера  чейки, регистр 13 номера модул , регистр

14 номера позиции, блок 15 запроса, генератор 16 задающих импульсов. На входы 17 входного коммутатора 4 подаетс  информаци , выход 18 его подключен к в.чоду 19 модул  / пам ти и к входу 20 модул  2. Выход 21

модул  1 соединен с входом 22 блока сборки, а выход 23 модул  2 пам ти - с входом 24 блока сборки.

Выходы 25 блока 5 сборки поданы на входы 26 выходного коммутатора 3, выходы 27 которого  вл ютс  выходами ЗУ.

Выходы 28 и 29 четвертого шифратора 9 соединены с входами 30, 31 модулей пам ти 1 и 2 соответственно, входы 32 соединены с выходами 33 второго шифратора 7, а входы 34, 35 соединены соответственно с выходами 36, 37 третьего шифратора 8, которые, кроме того, соединены с входами 38 и 39 блока сборки.

Выходы 40 блока /5 занроса  вл ютс  входами устройства и соединены с соответствуюшими выходами централизованного управлени  цифровой вычислительной системы или машины.

Выходы 41 регистра М номера позиции присоединены к входам 42 второго шифратора 7, входам 43 третьего шифратора 8, унравл юшим входам 44 выходного коммутатора 3 и управл юшим входам 45 входного коммутатора 4.

Выходы 46 регистра 13 номера модул  поданы на входы 47 первого шифратора 6, один выход 48 которого соединен с входом 49 модул  2, а другой выход 50 - с входом 51 модул  /, и на входы 52, 53 третьего шифратора 8.

Выходы 54 регистра 12 номера  чейки поданы на входы 55 блока 10 добавлени  единицы , а также соответственно па входы 56, 57 модулей пам ти 1 и 2.

Выходы 58 блока добавлени  единицы соединены с входами 59, 60 модулей 1, 2 соответственно .

Выходы 61 регистра 11 формата записи соединены с входами 62 второго шифратора 7.

Выходы 63 блока запроса и входы 64 генератора задаюших имнульсов соединены между собой, а выходы 65 генератора задающих импульсов служат дл  подачи синхроимпульсов на специальные входы р да описанных блоков (не показаны).

В предлагаемом ЗУ осуш,ествл ютс  чтение и запись переменного массива слов от одной до 2 нозиций; -максимальное число позиций, которое может быть затребовано за одпо обраш,ение к ЗУ. Это число должно быть целой степенью двух (i), поскольку адресаци  пам ти при этом должна производитьс  с точностью до позиции.

Запрос обращени  к устройству, формат затиси, номер  чейки, HOLvep модул  « номер позиции поступают па входы 40 блока запроса , регистра формата записи, регистра номера  чейки, регистра номера модул  и регистра номера позиции. Вместе с этой информацией на входы 17 входного коммутатора 4 поступает информаци , предназначенна  дл  записи в устройство, причем начальна  (лева  крайн  ) позици  массива должна подаватьс  па левую крайпюю позицию входного коммутатора 4. Входпой коммутатор 4 производит кольцевой сдвиг информации, поданный на ее входы 17, вправо на величину номера позиции, который поступает на управл ющие входы 45 входного коммутатора 4 с выходов

41 регистра 14 номера позиции, так, что па выходах 18 входного коммутатора 4 лева  крайн   позици  входпой информации занимает позицию, номер которой совпадает с номером , указанным в регистре 14 номера позиции . Другие позиции входного массива информации занимают соответствующие следующие позиции, н в таком виде информаци  с выходов 18 входного коммутатора 4 подаетс  па входы 19, 20 модулей пам ти / и 2.

Формат входного коммутатора 4 (количество его входов или выходов) равен 2 позиций .

Входы 19, 20 модулей /, 2 пам ти  вл ютс  входами регистров заниси, на другие входы каждой позиции которых подаетс  информаци  дл  регенерации с выходов регистров чтени ; на входы 30, 31 модулей /, 2 пам ти поступает с выходов 28, 29 четвертого шифратора 9 по сигналов (по одному на кажД )Ю позицию информации), наличие которых разрешает прием в соответствующие позиции регистра записи информации с выходов 18 входного коммутатора 4, а отсутствие - с выходов регистра чтени  соответствующих позпций модул  пам ти.

Выходы 54 регистра 12 помера  чейки подведепы к входам 56, 57 модулей пам ти 1, 2, которые  вл ютс  входами регистра адреса

соответствующего модул . Другие входы 59 регистра адреса в модзле 1 и 60 ъ модуле 2 пам ти соединены с входами 58 блока добавлени  единицы (регистр адреса, регистры чтени  и записи и св зи между ними на чертеже

не показаны).

Первый шифратор 6 вырабатывает на своих выходах 48, 50 два сигнала «меньше (), при наличии которых разрешаетс  прин ть на выход блока сборки регистра адреса дополпительный адрес, а при отсутствии - основной адрес.

С выходами 21, 22 модулей пам ти 1, 2 св заны позиции регистров чтени , в которые принимаетс  информаци , прочитанна  из соответствующих  чеек модулей пам ти. Эта информаци  с выходов 21, 22 подаетс  па входы 23, 24 блока сборки. На его входы 39 и 38 поступает но сигналов. Сигнал с входа 39 разрешает пройти на выходы 25 блока сборки информации с соответствующей позиции входов 23, в то врем  как сигнал с входа 38 разрешает пройти па выходы 25 блока сборки информации с соответствующей позиции входов 24; при этом сигналы с входов 39, 38, управл ющие одной позицией выходов 25 блока сборки, инверсны м.ежду собой. Сигналы на входы 38, 39 блока сборки подаютс  с выходов третьего шифратора 8.

Все позиции выходов 25 подаютс  на соответствующие входы 26 позиций выходного коммутатора 3, осуществл ющего кольцевой сдвиг информации, поступающей па входы 25, влево с точностью до одной позиции на величину , указанную в регистре номера позиции , выход 41 которого св зан с управл ющими входами 44 выходного коммутатора 3. В результате сдвига лева  крайн   позици  массива, прочитанного из пам ти, устанавливаетс  на левой крайней позиции иа выходах 27 выходного коммутатора 5 так, что если выходной массив попозиционно и во времени распределен между потребител ми, то последние получают информацию с одних и тех же позиций выходов 27 выходного коммутатора 3, в то врем  как в пам ти эта информаци  уплотнена до позиции. На входы 53 и 52 третьего шифратора 8 поступают сигналы о том, в каком из модулей пам ти / или 2 соответственно находитс  начало массива информации. В третьем шифраторе 8 формируетс  «инверсна  маска положени  (ИМП) путем преобразовани  двоичного кода номера позиции в позиционный код. Число разр дов маски равно . Разр ды Р1МП показывают, какие позиции данного модул  пам ти должны быть прин ты на выходы 25 блока 5 сборки, если начало массива не находитс  в данном модуле пам ти . Затем путем инверсии ИМП образуетс  «пр ма  маска положени  (ПМП), разр ды которой показывают, какие позиции данного модул  пам ти должны быть прин ты на выходы 25 блока сборки, если начало массива находитс  в данном модуле пам ти. Таким образом, на выходы 37 третьего шифратора 8 подаетс  разр дов ПМП, если присутствует сигнал на входе 53, или разр ды ИМП, если сигнал на входе 53 отсутствует . На выходы 36 подаютс  разр ды ПМП, если присутствует сигнал на входе 52, или разр ды ИМП, если сигнал на входе 52 отсутствует. Второй шифратор 7 получает на входы 62 информацию о формате записи (двоичный код формата записи и признак наличи  записи ). Число разр дов двоичного кода формата записи равно ь этот двоичный код преобразуетс  в позиционный - «маска количества ( МК). Количество разр дов в МК равно . Получепна  МК сдвигаетс  вправо но кольцу на количество разр дов МК, определ емое кодом номера позиции, который подаетс  с выходов 41 регистра 14 номера позиции на входы 42 второго шифратора 7 (сдвинута  МК именуетс  «установленной маской количества , УМК). В случае отсутстви  признака записи все разр ды УМК устанавливаютс  в нулевое состо ние. В четвертом шифраторе 9 на выходах 28 формируютс  поразр дные конъюнкции УМК из сигналов на выходах 37 третьего шифратора 8, а на выходах 29 - поразр дные конъюнкции УМК из сигналов на выходах 36 шифратора 8. С выходов 63 блока /5 запроса на входы 64 генератора 16 запускаюших импульсов поступают два сигнала: сигнал разрешени  запуска блока пам ти и тактова  частота, Генератор занускаюших импульсов может быть выполнен, например, на лини х задержки и триггерах. На выходах группы таких триггеров вырабатываютс  импульсы приема информации в регистры адреса модулей /, 2 пам ти, имнульсы приема информации в регистры записи и чтени  модулей пам ти, импульсы гашени  олока запроса, расположениые определенным образом. Пусть число позиций 8. Тогда . Разр дность регистра формата записи при этом также равна 3. Предположим, что системой пам ти получей запрос на чтение информации из  чейки Q, начало которой расположено во втором модуле, в шестой позиции, и на запись информации но тем же координатам форматом в п ть позиций. Значени  управл юшей информации, снимаемой с соответствуюших разр дов отдельных блоков ЗУ, дл  этого случа  приведеиы в таблице.

Количество блоков в запоминаюшем устройстве может быть произвольным. За счет иекоторых схемиых усложнений количество модулей можно сделать больше двух и не равным целой степени двух, хот  количество позиций в блоке об зательно должно составл ть целую стенень двух. При этом максимальный размер одновременно считываемого или записываемого массива информации не превышает целого числа позиций, размешающихс  в (i- 1) модул х блока; модуль пам ти при этом может содержать нецелое число позиций.

П

редмет изооретени 

Запоминающее устройство с произвольной одновремеиной выборкой переменного массива слов, содержащее модули пам ти, св занные с первым шифратором, подключенным к регистру номера модул , с блоком добавлени  единицы, подсоединенным к регистру номера  чейки, и с входным коммутатором, второй щифратор, подключенный к регистру формата записи, выходной коммутатор, отличающеес  тем, что, с целью сокращени  количества оборудовани  устройства, оно содержит блок сборки, регистр номера позиции, третий и четвертый шифраторы, причем выходы третьего шифратора соединены с входами четвертого шифратора и с двум  входами блока сборки, два других входа которого соединены с выходами модулей пам ти, входы третьего шифратора подсоединены к выходам регистра номера модзлей пам ти, выходы блока сборки соединены с входами выходного коммутатора, входы второго и третьего шифраторов подключены к выходам регистра номера позиции, св занным с входами входного и выходного коммутаторов, выходы второго шифратора соединены с входами четвертого шифратора.