SU447758A1

SU447758A1 - Долговременное запоминающее устройство

Info

Publication number: SU447758A1
Application number: SU1844640A
Authority: SU
Inventors: Владимир Дмитриевич Антонов; Владимир Васильевич Батанов; Александр Михайлович Иванов; Игорь Федорович Мусатов; Виктор Александрович Кукуев; Юрий Владимирович Работин; Геннадий Клавдиевич Сивков; Ярослав Афанасьевич Хетагуров; Валентина Иосифовна Кузнецова
Original assignee: Предприятие П/Я Г-4677
Priority date: 1972-11-04
Filing date: 1972-11-04
Publication date: 1974-10-25

Description

1

Изобретение относитс к цифровой вычислительной технике и может быть использовано в цифровых внчис лительных машинах.

ИзвесЕНо долговременное заноминающее устройство, содержащее накопители, соединенные с соотве ствующими дешифраторами и блоками усилителей считьшани , адресный и числовой регистры, соединенные соответственно с дешифраторами и блоком усилителей считывани .

При увеличении информационной ёмкости этого устройства снижаетс его быстродействие и надежность

Предлагаемое долговременное запоминающее устройство содержит блок управлени цеп ми считывани , блок обратной логической св зи, блок выходных усилителей, блоки входных элементов И, дешифратор стробов и элементы ИЖ. Дешифраторы накопителей и дешифратор стробов подключены к адресному peгистру через блоки входных элементов И. Выходы дешифратора стробов соединены с блоками усилителей считывани , выходы которых подключены через элементы ИЖ к блоку выходных усилителей, соединенному с числовым регист1ром. Блоки входных элементов И и блок выходных усилителей подключены к соответствующйту выходам

0 блока управлени цеп ми считыва ни . Входы блоков входных элементов И подключены дополнительно к адресному регистру через блок обратной логической св зи.

5

Такое выполнение устройства повышает его быстродействие и надежность .

На чертеже изобрагкена блок0 схема предлагаемого долговременного запоглинающего устройства.

Устройство содерШТТ несколько накопителей I, каждый из которых подключен к одному из соответст- , вующих дешифраторов 2 и дешифратору 3, Выходы на.копителей подключены к соответствуицим блокам усилителей считьгоани 4. Одношеинке выходи блоков усилителей считывани под1шочены к соответствующег.ту 2лем&пту ЙЖ 5 Выходы эле1/:ентов ИЛИ соединены с блоком выходных усилителей 6, подключенным к числовому регистру 7. Дешифраторы 2, дешифратор З.де шифратор стробов 8, управл ющий выбором блока усилителей считьшани 4 подклкзчены соответственно через блоки входных элементов И 9 - II к адресноглу регистру 12. Блок выxoднkx усилителей ь и блоки входных элементов И 9 -II подключены к ваходам бло1ш управлени цеп гЛИ считывани 13, Входы блоков входньк элементов И 9 и II соединены дополнительно с адресным регистром 12 через блок об ратной логической св зи 14. Предлагаемое долговременное запоминающее устройство работает сле,11ующим образом. На адресный ре гистр 12 поступает код адреса числовой чейки одного из накопителей I, а на блок управлени цеп ми считывани 13 - сигнал обращени к устройству. Код адреса, установившийс на адресном регист ре 12, поступает непосредственно на блоки входных схем И 9-11. Сигналы с отдельных разр дов элросного регистра 12 через блок обратной логической св зи 14 также поступает на входы блоков вхсэдных элементов И 9 и II, С выходов блоков входных эле ментов И 9 и 10 сигналы посту нают на входы одного из дешифрато ров 2 и дешифратора 3 в моменты времени, определ емые поступление сигналов запуска из блока управлени цеп гуШ считывани 13, задаю цего выдачу ситналов запуска. , В соответствии с логикой ра боты одного из дешифраторов 2 и сдан выход дешифратора 3, благодар чему выбираетс числова чейка одного из накоплтелей I, сигналы считывани из которой пос тупают на один из блоков усилителей считывани 4. Работой блоков усиливателей считывани 4 управ- . л ет дешифратор стробов 8, на вход которого поступают сигналы из блока входных элементов И II. Запуском блока входных злементов И II управл ет адрес ннй регистр 12. блок обратной лоической св зи 14, блок угфавлени цеп ми считывани 13, При по влении сигналов на выходах опного из локов усилителей считывани 4 че-. ез элементы ШМ 5 на блок выход. ных усилителей 6 поступает код : числа, хранившейс в выбранной числовой чейке одного из накопителей I. Блок выходных усилителей 6 рередает код числа на числовой регистр 7 в момент времеш, определ емый блоком управлени цеп ми считывани 13. ПРЕДЖТ ИЗОБРВЛ:Е1ШЯ Долговременное запоминающее стройство, содержащее накопители соединенные с соответствующими дъшифраторами и блоками усилителей считывани , адресный и числовой регистры, отличающеес тем, что, с целью повышени быстро действи и наделшости работы, оно содержит блок управлени цеп ми считывани , блок обратной логической св зи, блок выходных усилителей , блоки входных элеглентов И, дешифратор стробов и элементы ИЛИ, дешифраторы накопителей и дешифратор стробов подключены к адресного регистру через блоки входн ых элементов И, а выходы дешифратора стробов соединены с блоками усилителей считывани , в,ыходы которых подключены через элементы ИЛИ к блоку выходных усилителей, соединенному с числовым регистром; блоки входных элементов И и блок выходных усилителей подключены к соответствующим выходам блока управлени цеп ми считыавани , а входы блоков входных элементов И подалючены : дополнительно к адресному регистру через блок обратной логической св зи.