SU1254302A1 - Регистрирующее устройство - Google Patents
Регистрирующее устройство Download PDFInfo
- Publication number
- SU1254302A1 SU1254302A1 SU853840905A SU3840905A SU1254302A1 SU 1254302 A1 SU1254302 A1 SU 1254302A1 SU 853840905 A SU853840905 A SU 853840905A SU 3840905 A SU3840905 A SU 3840905A SU 1254302 A1 SU1254302 A1 SU 1254302A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- speed
- recording
- recording medium
- counter
- input
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Изобретение относитс к приборостроению , вычислительной технике и позвол ет увеличить скорость регистрации информации при одновременном обеспечении старт-стопного режима работы устройства. Скорость движени носител 9 записи и соответственно скорость регистрации информации увеличиваютс с увеличением числа записанных в запоминающее устройство 5 байт данных. Увеличение объема записанных в запоминающее устройство 5 данных может происходить вплоть до переполнени реверсивного счетчика 2, в этом случае дешифратор 1 прекращает выдачу по цепи 15 запроса информации сигнала запроса . Скорость движени носител 9 записи, а также скорость регистрации максимальны. При прекращении переполнени реверсивного счетчика 2 благодар регистрации на носитель 9 записи очередных данных дешифратор 1 вновь выдает по цепи 15 запроса информацию сигнала запроса. Регистраци информации происходит при ско-® рост х, больших номинальной, а при регистрации последнего байта скорость носител 9 записи становитс номинальной, чем и обеспечиваетс старт-стопный режим работы при уве- В личенной скорости регистрации.2 ил. (О
Description
Изобретение относитс к приборостроению и вычислительной технике, и, в частности, к области устройств предназначенных дл регистрации выводимой из ЭВМ информации на носители записи в виде цифр, букв,других
символхзв и графиков, I
Целью изобретени вл етс увеличение скорости регистрации информаци при одновременном обеспечении старт- стопного режима работы устройства.
На фиг.1 приведена схема предлагаемого устройства; на фиг,2 - возможный вариант исполнени блока выбора скорости с входными управл ющими цеп ми.
Устройство содержит дешифратор 1, реверсивный счетчик 2, счетчик 3 адреса записи, счетчик 4 адреса считывани ОЗУ 5, блок 6 преобразовани информации, усилители 7 записи, орган 8 записи, который воздействует на носитель 9 записи, ведущий валик
10лентопрот жного механизма, датчик
11положени носител записи относительно органа записи, привод 12 лентопрот жного механизма, блок 13 выбора скорости носител записи, входные цепи 14, цепь 15 запроса информации .
Блок выбора скорости содерзшт коммутирующие схемы 16, весовые резисторы 17-19 (фиг,2).
Устройство работает следующим образом ,
В исходном состо нии ОЗУ 5 не содержит в пам ти информации,, жащей регистрации на носитель 9 записи , в результате чего на входе блока 6 преобразовани информации отсутствуют данные, подлежащие регистрации . Значени счетчиков 3 и 4 адресов записи и считывани соответственно произвольны, но одинаковы, вследствие чего они указывают на оди и тот же адрес чейки пам ти ОЗУ 5. Реверсивный счетчик 2 находитс в нулевом состо нии, благодар чему из него на вход дешифратора 1 выдаетс нулевой код. Дешифратор 1 дешифрирует этот код и выдает, во-первых , по цепи 15 к внешнему источнику информации сигнал запроса информации и, во-вторых, на блок 13 выбора скорости движени носител записи код нул , по которому на привод 12 не подаетс сигнал запуска привода 12, и носитель 9 неподвижен.
С пост тлением на устройство информационных сигналов по входной цепи 14, например одного байта данных, происходит следующее. Во-первых,бaйt
данных записываетс в ОЗУ 5 по адресу , который хранилс в счетчике 3 адреса записи, во-вторых,значение Счетчика 3 адреса записи увеличиваетс на единицу и, в-третьих, сигналы по входной цепи 14 поступают на суммирующий вход реверсивного счетчика 2. Благодар этому значение кода в реверсивном счетчике 2 увеличиваетс на единицу и становитс
равным единице. Этот код поступает на вход дешифратора 1 и дешифрируетс им, В результате с выхода дешифратора по цепи 15 по-прежнему подаетс сигнал запроса информации,
по второй цепи на ОЗУ 5 подаетс сигнал разрешени чтени информации (байта данных) по адресу, указьшае- мому счетчиком 4 адреса считывани , а по другим цеп м на блок 13 выбора
скорости движени носител записи вьщаетс код, например, соответствующий значению единица, по которому блок 13 запускает привод 12 с номинальной скоростью. При этом
ведущим валиком 10 лентопрот жного механизма носитель 9 записи начинает перемещатьс на определенный интервал . Одновременно по сигналу разрешени чтени информации (байта данных), поступившему от дешифратора 1, из ОЗУ 5 считываетс байт данных, который поступает на вход блока 6 преобразовани информации, и после соответствующего преобразовани информации в форму, необходимую дл регистрации, через усилители 7 на орган 8 записи. Благодар этому на носитель 9 записи осу-- ществл етс peгиcтpalIJ информации
и перемещение носител 9 записи на один интервал. При этом, как и в других сл.уча к.у при завершений перемещени носител 9 записи на каждый (в данном случае только один)
интервал датчик 11 положени носител записи выдает один импульс, который поступа на вход счетчика 4 адреса считывани , увеличивает значение хранимого в нем кода на едииицу , а поступа на вычитающий вход реверсивного счетчика 2, уменьшает хранимый э нем код на .единицу .
-i
Если, в рассматриваемом случае не поступило по входным цеп м 14 новой информации, то реверсивный счетчик 2 оказываетс сброшенным в нуль, дешифратор 1 не выдает на ОЗУ 5 сигнал разрешени чтени информации и на вход блока 13 выбора скорости носител santiCH от дешифратора 1 поступает код нул , по которому , так же, как и в исходном состо нии, на привод 12 не подаетс йигнал запуска привода 12,и носител 9 неподвижен. Кроме указанного, значени кодов в счетчиках 3 и 4 сн.ова станов тс одинаковыми. Таким об- :разом, устройство приходит в исходное состо ние. Когда, например, на вход устройства поступает п ть байтов данных, причем скорость их поступлени произвольна, но такова, чт регистраци на носитель записи 9 информации , соответствующей первому байту данных,не успевает закончитьс до приема всех п ти байтов данных , т.е. скорость поступлени ин- формации намного больше скорости регистрации в старт-стопном режиме, то с приходом первого байта устройство начинает работать так же, как ;%ыло рассмотрено. Значение счетчика 3 адреса записи увеличиваетс на единицу, значение реверсивного счетчика становитс равным единице, дешифратор , как и до прихода первого байта данных, вьздает по цепи 15 сиг нал запроса информации, по второй цепи - сигнал разрешени чтени информации из ОЗУ 5 и по другим цеп м на блок 13 выбора скорости носител записи код , по которому запускает привод 12 с номинальной скоростью и т.д.
С приходом второго байта, данных он записываетс в ОЗУ 5 по адресу, хранимому в счетчике 3, после чего значение счетчика 3 адреса записи увеличиваетс еще на единицу, значение реверсивного счетчика 2 становитс равным двум, депшфратор 1 преобразует новый код, весовое зна- чение которого поступает на блок 13 выбора скорости носител записи. В соответствии с этим новым весовым значением привод 12 начинает вращатьс со скоростью,большей номинальной.
С приходом каждого следующего байта рассмотренные операции повтор ютс , очередные байты данных за024
писываютс в ОЗУ 5 по очередным адресам , указанным в счетчике 3 адреса записи, значение счетчика 3 увеличиваетс на очередную единицу, также как и значение реверсивного счетчика 2. При этом скорость привода 12 и соответственно носител 9 записи увеличиваетс в соответствии с весовым коэффициентом кода, поступающего на вход блока 13 выбора скорости носител записи.
С окончанием регистрации на но- сит.ель 9 записи информации, соответствующей первому байту, датчик 11 выдает импульс, который увеличивает значение счетчика 4 адреса счи- тывани на единицу, подготавлива ОЗУ 5 к считыванию второго записан- ного в ОЗУ 5 байта данных. Одновременно импульс, поступа от датчика 11 на вычитакшр й вход реверсивного счетчика 2, уменьшает его значение с п ти до четырех, соответственно уменьшаетс и значение весового коэффициента, поступающего от дешифратора 1 к блоку 13 выбора скорости носител записи. Соответственно измен етс скорость привода 12 и скорость движени носител 9 заг писи. Весовые коэффициенты кодов, поступаюш х от реверсивного счетчика 2 на дешифратор 1, выбраны такими, чтобы к моменту освобождени ОЗУ 5 от последнего байта скорость движени носител становилась равной номинальному дл старт- стопного режима значению. При этом момент регистрации информации, соответствующий каждому байту записанной в ОЗУ 5 информации, опреде етс импульсом, вьщаваемым датчиком 11 положени носител записи. Благодар этому регистраци информации происходит при скорост х,больших номинальной, а при регистрации последнего байта данных скорость носител становитс равной номинальной , чем и обеспечиваетс старт- стопный режим работы устройства при увеличенной скорости регистрации.
Таким образом, скорость движени осител 9 записи и соответственно корость регистрации информации величиваетс с увеличением числа аписанных в ОЗУ 5 байтов данных. величение объема записанных в ОЗУ данных может происходить вплоть о переполнени реверсивного счетчика 2, При переполнении реверсивного счетчика 2 дешифратор 1 прекра-- щает вьодачу по цепи 15 сигнала запроса информации. Как только переполнение реверсивного сч€ тчика 2 прекращаетс , благодар регистрапрги на. носитель записи очередных данных, дешифратор 1 вновь выдает по цепи 15 сигнал запроса информации. При переполнении реверсивного счетчика
2скорость движени носител 9 и соответственно скорость регистрации максимальны,
Дл нормальной работы устройства необходимо, чтобы емкость ОЗУ 5 соответствовала разр дности счетчи- кав адресов записи 3 .и считывани 4, т.е. дл 5-ти разр дных счетчиков емкость ОЗУ 5 должна быть равна 32-м чейкам пам ти, дл 6-ти раз- р дных счетчиков - 64-м чейкам пам ти и т.д. Разр дность реверсивного счетчика 2 должна быть меньше или равна разр дности считчиков
3и 4.
Конкретное выполнение каждого из представленных на фиг.1 блоков может быть самым различным, В частности один из вариантов выполнени блока выбора скорости, показанный на фиг.2, представл ет собой набор коммутирующих схем 16 с весовыми резисторами 17-19. Коммутируюпре схемы могут быть вьтолнены, например, в виде ключей. В зависимости от сигна- лов, hocTynaronsHX на блок выбора скорости от дешифратора 1, открьшаетс одна или несколько коммутирукщих схем 16, через которые в зависимости от значений весовых сопротивлений 17-19 к приводу 12 подводитс определенное значение тока. Увеличение тока соответствует увеличению скорости вращени привода и соответственно скорости перемещени носител
Ill
Т
-
ff.
ВНИИПИ Заказ 4710/44
Проиэв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4
записи. При всех закрытых коммутирующих схемах 16 движение носител записи прекращаетс .
Claims (1)
- Формула изобретениРегистрирующее устройство, содержащее последовательно соединенные блок преобразовани информации и блок усилителей записи, лентопрот жный механизм с приводом, соединенным с блоком выбора скорости движени -носител записи, и орган записи, отличающеес тем, что, с целью увеличени скорости регистрации информации при одновременном обеспечении старт-стопного режима работы устройства, в него введены датчик положени носител записи, оперативное запоминающее устройство, счетчик адреса записи, счетчик адреса считывани , реверсивный счетчик и дешифратор, а блок выбора скорости движени носител записи выполнен с входными управл ющими цеп ми, причем датчик положени носител записи кинематически св зан с лентопрот жным механизмом, выход датчика положени носител записи соединен с входом счетчика адреса считьгоани и с вычитающим входом реверсивного счетчика,суммирующий вход реверсивного счетчика соединен с входа а1 устройства, счетчика адреса записи и оперативного запоминающего устройства , выход которого соединен с входом блока преобразовани информации, выходы реверсивного счетчика соединены с входами дешифратора, имеющего первый выход дл св зи с источником информации, второй выход - с оперативным запоминающим устройством, а остальные выходы - с входами блока выбора скорости движени носител записи.ДИШ8{ J75ф4/е.2Тираж 705Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853840905A SU1254302A1 (ru) | 1985-01-10 | 1985-01-10 | Регистрирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853840905A SU1254302A1 (ru) | 1985-01-10 | 1985-01-10 | Регистрирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1254302A1 true SU1254302A1 (ru) | 1986-08-30 |
Family
ID=21157500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853840905A SU1254302A1 (ru) | 1985-01-10 | 1985-01-10 | Регистрирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1254302A1 (ru) |
-
1985
- 1985-01-10 SU SU853840905A patent/SU1254302A1/ru active
Non-Patent Citations (1)
Title |
---|
Савета Н.Н. Устройство ввода и вывода информации универсальных ЭЦВМ. М.: Машиностроение, 1971, ее. 179-189. Авторское свидетельство СССР № 581372, кл. G 01 D 15/08, 1975. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4125870A (en) | Information transfer control system | |
EP0306726A2 (en) | Data buffer apparatus and method | |
US3289169A (en) | Redundancy reduction memory | |
SU1254302A1 (ru) | Регистрирующее устройство | |
US3311891A (en) | Recirculating memory device with gated inputs | |
SU1034069A1 (ru) | Буферное запоминающее устройство | |
SU765878A1 (ru) | Долговременное запоминающее устройство | |
SU447758A1 (ru) | Долговременное запоминающее устройство | |
SU780049A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1104582A1 (ru) | Запоминающее устройство | |
SU1226473A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU496604A1 (ru) | Запоминающее устройство | |
SU1529287A1 (ru) | Запоминающее устройство | |
US3334338A (en) | Rapid access recording system | |
SU842956A1 (ru) | Запоминающее устройство | |
SU1022216A1 (ru) | Устройство дл контрол доменной пам ти | |
SU911500A2 (ru) | Устройство дл ввода информации | |
SU920832A1 (ru) | Запоминающее устройство | |
US3453603A (en) | Semi-permanent capacitor memory | |
SU1536366A1 (ru) | Устройство дл ввода-вывода информации | |
SU663113A1 (ru) | Двоичный счетчик | |
SU1051552A1 (ru) | Устройство дл поиска информации на микрофильме | |
SU1103221A1 (ru) | Устройство дл сравнени кодов | |
SU1417040A1 (ru) | Буферное запоминающее устройство | |
SU1163360A1 (ru) | Буферное запоминающее устройство |