SU780049A1 - Запоминающее устройство с автономным контролем - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРО

1

Изобретение относитс  к области .запоминающих устройств.

Известное запоминающее устройство содержит регистр адреса, в,ыходы которого через дешифраторы адреса подключены ко входам накопителей , выходы которых подключены к соответствующим регистрам слова, схему равенства кодов, входы которой подключены к выходам регистров слова , а выход подключен к одному входу элемента И, Другой вход которой подключен к. блоку управлени , а выход подключен к одному из регистров слова , элемент ИЛИ, группы элементов по количеству накопителей и выходной регистр l .

Недостатком этого запоминающего устройства  вл етс  то, что при наличии отказов в одноименных запоминающих  чейках накопителей не происходит выдача информации.

Наиболее близким т:ехническим решением к данному изобретению  вл етс  запоминающее устройство, которое содержит дополнительные регистры слова по количеству накопителей, входы которых подключены к выходам соответствующих основных регистров слова , схемы поразр дной проверки по

В11ГВ

fe I. ;i/ l-ff--f. : f «y l -|i&j|l

количеству накопителей, одни входы которых подключены к выходам соответствующих основных регистров Слова, а другие входы подключены к выходам дополнительных регистров слова,выходы подключены к управл ющим входам элементов И групп, информационные входы которых подключены к блоку управлени , а выходы подключены к управл ющим йхо дам соответствующих регистров основных регистров слова, выходы которых через элемент ИЛИ подключены к выходному регистру 2.

Недостатком этого запоминающего

15 устройства  вл етс  то, что при наличии ошибок В; одноименных разр дах одноименных запоминающих  чеек не происходит выдача информации, что приводит к снижению его надежности.

20 Целью изобретени   вл етс  повышение надежности запог инающего устройства за счет записи слова таким образом., чтобы были сохранены правильными все разр ды слова, несмотр 

25 на сбои в одноименных разр дах одноименных запоминающих  чеек.

Указанна  цель достигаетс  тем, что в запоминающее устройство с автономным контролем, содержащее регистр адреса, первые и вторые деишфраторы , накопители, основные и дополнительные регистры слова,,схемы сравнени , элементы И и элемент ИЛИ, входной регистр и блок.управлени , П15ичем выходы регистра адреса подключены к входам дешифраторов, адресные входы накопителей соединены с выходами соответствующих дешифраторов , первые информационные выходы накопителей соединены с первыми входами соответствующих основных регистров слова, вторые входы которых подключены к выходам соответствующих элементов И, информационные входы которых соединены с .первыми выходами соответствующих схем сравнени , первые вых.оды основных регистров слова подключены к входам соответствующих дополнительных регистров слова и схем сравнени , вторые входы которых подключены к выходам соответствующих дополнительных регистров слова, вторые выходы основных регистров слова подключены к первым информационным входам соответствующих накопителей, третьи выходы основных регистров слова подключены к входам элемента ИЛИ, выход которрго подключен к первому входу входного регистра, второй вход которого подключен к первым информационным входам накопителей, выход - к третьему входу первого основного регистра слова, первые управл ющие, входы регистров и управл ющие входы накопителей и элементов И подключены к одним из выходов блока управлени , введены реверсивный счетчик, схема поразр дного сравнени  и дополнительные элементы И и ИЛИ, причем входы схемы поразр дного сравнени  подключены к вторым входам схем сравнени , первый выход подключен к вторым управл ющим входам входного регистра, первых регистров слова, к первому управл ющему входу реверсивного счетчика, второй выход схемы поразр дного сравнени  подключен к одному из входов блока управлени  выход дополнительного элемента И.подключен к третьйй управл ющим входам первых регистров слова , к второму управл ющему входу реверсивного счетчика, информационный вход которого подключен к второму выходу первого накопител , выходы реверсивного счетчика подключены к второму входу первого накопител  и входам дополнительного элемента ИЛИ выход которого соединен с первым входом дополнительного элемента И, второй вход которо-го и третий управл ющий вход реверсивного счётчиКа подключены к другим выходам блока управлени .

Регистры слова и входной регистр могут быть выполнены в виде сдвигающих реверсивных регистров.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит регистр 1 адреса, имеющий информационный вход 2, первый 3 и второй 4 дешифраторы адреса, первый 5 и второй 6 накопители , первый 7 и второй 8 основные регистры слова, первую схему 9 сравнени , первый дополнительный регистр 10 слова, элемент ИЛИ 11, вторую схему 12 сравнени , второй дополнительный регистр 13 слова, реверсивный счетчик 14, дополнительные элемент ИЛИ 15 и элемент И 16, схему 17 поразр дного сравнени , входной регистр 18, элементы И 19 и 20.

Регистр 18 имеет вход 21 и выход 22:

Устройство также содержит блок 23 управлени . Выходы регистра 1 адреса подключены к входам дешифраторов 3 и 4, адресные входы накопителей 5 и б соединены с выходом соответствующих дешифраторов 3 и 4, а первые информационные выходы соединены с первыми входами соответствующих Основных регистров 7 и 8 слова вторые входы которых подключены к выходам соответствующих элементов И 19 и 20, информационные входы которых соединены с первыми выходами соответствующей схемы 9 или 12 сравнени . Первые выходы основных регистров 7 и 8 слова подключены к первым входам соответствующих дополнительных регистров 10 и 13 слова. Вторые выходы основных регистров 7 и 8 слова подключены к первым информационным входам соответствующих накопителей 5 и б, третьи выходы основйых регистров 7 и 8 слова подключены к входам элемента ИЛИ 11, выход которого подсоединен к первому входу входного регистра 18, второй вход которого подключен к первым информационным входам накопителей 5 и б, выход - к третьему входу первого основного регистра 7 слова, первые управл ющие входы регистров 7,8,10, 13 и управл ющие входы накопителей . 5 и б и элементов И 19 и 20 подклю-, чены к одним из выходов блока 23 управлени . Входы схемы 17 поразр дного сравнени  подключены jc вторым выходам схем 9 и 12 сравнени , первый выход подключен к вторым управл ющим входам входного регистра 18, первых основного 7 и дополнительного 10 регистров слова к первому управл ющему входу реверсивного счетчика 14, второй выход подключен к одному из входов блока 23 управлени  выход дополнительного элемента 16 подключен к третьим управл ющим входам первых основного 7 и дополнительного 10 регистров слова к второму управл ющему входу реверсивного счетчика 14, информационный вход которого подключен к второму выходу первог

накопител  5, выходы реверсивного счетчика 14 подключены к второму входу первого накопител  5 и входам дополнительного элемента ИЛИ 15, выход которого соединен с первым входом дополнительного элемента И 16 второй вход которого и третий управл ющий вход реверсивного счетчика 14 подключены к другим выходам блока 23 управлени .

Дл  нормальной работы установки необходимо, чтобы выполн лось усло.вие;

К--,, .

где К - число дополнительных разр дов ; п - число разр дов в слове.

Работа запоминающего устройства в режиме записи.

На регистр 1 адреса по бходу 2 поступает адрес  чейки, в которую необходимо записать слово. Одновременно происходит установка счетчика 14 в нулевое состо ние и по входу 21 слово поступает во входной регистр 18, в накопители 5 и 6 с последующим считыванием соответственно в регистры 7,8,10 и 13 слова. В те -же  чейки накопителей 5 и 6 происходит запись .обратных кодов содержимого регистров 7 и 8 слова с последующим считыванием в те же регистры. Коды с основного регистра 7 слова и дополнительного регистра 10 слова поступают на бхему 9 сравнени . Коды сосновного регистра 8 слова и дополнительного регистра 13 слова .поступают на схему 12 сравнени . При совпадении пр мых и обратных кодов одноименных разр дов, схемы .9 и 12 сравнени  выдают сигнал 1 только в этих разр дах.сформированного данной схемой кода. Коды со схем 9 и 12 сравнени  поступают на схему 19 поразр дного сравнени , котора  вырабатывает сигнал 1, если есть совпадение единиц в одноименных .раз-р дах поданных на нее кодов.

Если этот сигнгип равен О, то происходит запись слов с основных регистров 7 и 8 слов соответственно в накопители 5 и 6. Если сигнал, вырабатываемый схемой 17 поразр дного сравнени ,-, то он поступает на вход основного регистра 7 слова, дополнительного регистра 10 слова, регистра 18(содержимое этих регистров сдвигаетс  на один разр д вправо), на первый вход счетчика 14. При подаче единичного сигнала на первый вход счетчика 14 его содержимое увеличиваетс  на единицу, а при подаче единичного сигнала на второй ВХОД - уменьшаетс  на единицу. , Сигнал 1 поступает на второй вход счетчика 14 и устанавливает его в состо ние 00... 01. После этого сдвинутые на одну позицию вправо код

с основного регистра 7 слова и дополнительного регистра 10 слова поступают на схему 9 сравнени , а коды с основного регистра 8 слова и дополнительного регистра 13 слова поступают на схему 12 сравнени . Коды со схем 9 и 12 сравнени  поступают на схему 17 поразр дного сравнени  и т.д.

Этот цикл повтор етс  до тех пор, пока схема 17 поразр дного сравнени  не выработает сигнал О, после чег

0 с выхода 22 входного регистра 18 происходит выдача обратного кода его содержимого и запись его в основной регистр 7 слова. Содержимое основного регистра 8 слова записываетс  в

5 накопитель б, а содержимое основного регистра 7 слова и счетчика 14.записываетс  внакопитель5. Таким образом в накопителе б будет записан обратный код слова, в накопителе 5

0 будет записан обратный код, сдвинутый вправо на некоторое число разр дов , а число сдвигов записано в счетчике 14.

Работа запоминающего устройства в режиме -считывани .

5

На регистр 1 адреса по входу 2 поступает адрес  чейки, к которой необходимо обратитьс . Из накопителей 5 и б происходит выдачакодов соответственно в основной регистр 7

0 слова, дополнительный регистр 13 слова . В те же  чейки накопителей происходит запись обратных кодов содержимого соответствующей основных ре.гист| ов 7 и 8 слова с последующим

5 считыванием в эти же регистры.

Если содержимое счетчика 14 не равно нулю, то на выходе элемента ИЛИ 15 по вл етс  единичный сигнал, который поступает на вход элемента И 16, а на другой вход элемента И 16

0 поступает сигнал от блока 23 управлени , который открывает элемент И 16, и сигнал 1 вьщаетс  на вход основного регистра 7 слова, на вход дополнительного регистра 10 слова

5 ( содержимое этих регистров сдвигаетс  на один разр д влево), на второй вход счетчика 14 и его содержимое уменьшаетс  на единицу. Этот цикл повтор етс  до тех пор, пока

0 содержимое счетчика 14 не станет равно нулю, после чего кода с основного регистра 7 слова и дополнительного регистра 10 слова поступ т на Схему 9 сравнени , а .коды с основ5 ного регистра 8 слова и дополнительного регистра 13 слова поступают аа схему 12 сравнени . При несовпадении пр мых и обратных кодов одноименных разр дов схем 9 и 12 сравнени  через соответствующие элементы

0 И 19 и 20 выдают сигналы, разрешающие выдачу кодов соответственно с основных регистров 7 и 8 через элемент ИЛИ 11 на вход входного регистра 18 только дл  этих разр дов.

5

.Выходы основных регистров 7 и 8 блокигруютс , и запись содержимого ЭТЙХ рётгисТров во входной регистр

1 не п эойсходит.

Описанное запоминающее устройства позв.ол ет обнаруживать и исправл ть ошибки не только тогда, когда они расположены в разНйх разр дах одно ййёйнах запоминающих  чеек, но и тог

да, когда ошибки происзвод т в одноврё. мённых разр дах одноименных запомйна ющих  чеек. ,

Claims (2)

1.Запоминающее устройство с автоШЙйШ 1с5н Е0-ШТй ,ббдержЩёе фёГйстр адреса, первые и вторые дешифраторы, ййкопйтёЛй, основные и дополййтёль нтаё рёгистры , схемы сравнени , элементы И и элемент ИЛИ, входной регистр и блок управлени , причём выходы регистра адреса подключены к входам дешифраторов , адрёсньаё входы накопителей соединеныс выходами соответствующих дешифраторов, первые информационнее выхода Накопителей соединены с первыми входами соответствующих Основных регистров e5 c5Sa7 BTfОрйё ВХОДЫКОторЫХ подклю Гё1Ге-Г-&аХ0-аам--сОЪ йётствУ адйх--элементов И, информационные входы коtdpEix соединены с первьгМй выходами сЬдт;вётс вую1Цйх схём сравнёйй , первые выходы основных регистров, слова подключены к входам соответствующих дополнительных регистров слова и схем сравнени , вторые входы котОраХ пОДклю 1ёна iT вйходам соответствующих дополнительных регистров СлОва, вторые выходы основных регИстрОвслова подключены к первЕдм информационным входам соответствующих накопителей, третьи выходы ocHOBHbiX регистров слова подключены к входам элемента ИЛИ, выход которого подключен к первому входу входного регистра, второй вход которого подключен к первым информационным входам накопителей, выход - к третьему входу первого основного регистраслова, первые управл ющие входы регистров и управл ющие входы накопителей и элементов И подключены к одним из выходов блока управлени , отличающеес  тем, что, с целью повышени  надежности устройства , оно содержит реверсивный счетчик, схему поразр дного сравнени  и дополнительные элементы И и ИЛИ, причем входа схемы поразр дного сравнени  подключены к вторым входам схем сравнени , первый выход подключен к вторым управл ющим входам входного регистра, первых регистров слова, к первому упраззл ющему входу реверсивного счетчика, второй выход схемы поразр дного сравненй  подключен к одйому из входов блока управлени , выход дополнительного элемента И подключен к третьим управл ющим входам первых регистров слова, к второму управл ющему входу реверсивного счетчика, информационный вход которого подключен к второму выходу первого накопител , выхода реверсивного счетчика подключена к второму входу Первого накопител  и входам дополнительного элемента ИЛИ, выход которого соединен с первым входом дополнительного элемента И, второй вход которого и третий управл ющий вход реверсивного счетчика подключены к другим выходам блока управлени .

2.Устройство по п.1,отличающее с   тем, что регистры слова и входной регистр выполнены в виде сдвигающих реверсивных регистров .

Источники информации, прин тые во внимание при экспертизе

1.ПатентСШЛ № 3544777, кл. 235-153, 1970.

2.Авторское свидетельство СССР № 385319, кл. G 11 С 29/00, 1971 (прототип).