SU765886A1 - Устройство дл коррекции ошибок в блоке пам ти - Google Patents

Description

1

Изобретение относитс  к запоминающим устройствам.

Известно устройство дл  коррекции ошибок в блоке пам ти содержащее регистры, схему сравнени , логические элементы .

Недостатком этого устройства  вл ютс  большие аппаратурные затраты и мала  скорость работы.

Из известных устройств наиболее близким техническим решением к предлагаемому изобретению  вл етс  устройство дл  коррекции ошибок в блоке пам ти, содержащее информационный регистр, регистр инверсного кода, элементы И, НЕ и ИЛИ, сумматор по модулю два, схему сравнени  и блок управлени , причем выходы информационного регистра подключены к первым входам одних из элементов И, входам элементов НЕ, сумматоров по модулю два и первому входу схемы сравнени , второй вход которой соединен с выходом регистра инверсного кода, выходы элементов НЕ подключены к первым входам других элементов И, вторые входы элементов И соединены с одними из выходов блока управлени , а выходы - со входами элементов ИЛИ, выходы которых подключены к одним из выходов устройства.

выходы сумматбров по модулю два соединены с одними из входов информационного регистра, другие входы которого и входы регистра инверсного кода соединены со йходами устройства (2J.

Недостатком этого устройства  вл етс ,

во-первых, невысокое быстродействие, вызванное тем, что дл  кодировани  инфоргмации , записываемой в пам ть, кроме основного цикла записи, необходимо дополнительно произвести циклы чтени  и записи. Во-втоto рых, мала  веро тность многократных ошибок делает неоправданным трехкратное увеличение цикла записи запоминающей системы (цикл записи прин т равным циклу чтени ).

Если ошибки преимущественно вызваны

5 отказами типа генератор «0 и генератор «1, то коррекци  ошибок может быть осуществлена с меньшей временной избыточностью. Цель изобретени  - повысить быстродействие устройства.

20 Это; достигаетс  тем, что устройство содержит блок анализа отказов, вход которого подключен к выходу схемы сравнени , и логический блок, входы которого соединены соотчетствеино с выходами блока анализа отказов, схемы сравнени , сумматоров по модулю два, информационного регистра и элементов НЕ. При этом блок анализа отказов целесообразно выполнить так, чтобы он содержал, группы элементов И и элементы ИЛИ, входы которых подключены к выходим элементов И соответствующих групп, входы элементов И и выходы элементов ИЛИ соединены соответственно со входами и выходами блока анализа отказов. Предпочтительным вариантом выполнени  логического блока  вл етс  такой блок, который содержит группы элементов И, элементы ИЛИ и блоки инверсии , причем выходы элементов И первой группы подключены ко входам элементов ИЛИ, выходы которых соединены с одними из входов элементов И второй группы, одни из входов блоков инверсии подключены к выходам элементов НЕ второй группы, а выходы - к выходам логического блока, входы которого соединены со входами элементов И первой группы и другими входами элементов И второй группы и блоков инверсии . Целесообразным вариантом выполнени  блока инверсии  вл етс  блок, содержащий элементы НЕ, И и ИЛИ, причем первые входы первого и второго элементов И подключены соответственно ко входу и выходу элемента НЕ, а выходы - ко входам элемента ИЛИ, выход которого подключен к выходу блока инверсии, вторые входы элементов И и вход элемента НЕ соединены соответственно со входами блока инверсии. На фиг. изображена структурна  схема предлагаемого устройства; на фиг. 2 - часть блока анализа отказов, называема  схемой анализа отказов и соответствующа  одному контрольному разр ду в информационном слове; на фиг. 3 - схема логического блока; на фиг. 4 - схема блока инверсии. Устройство содержит (см. фиг. 1) информационный регистр I, регистр 2 инверсного кода, элементы НЕ 3, элементы И 4 и 5, элементы ИЛИ 6, сумматоры 7 по модулю два, схему сравнени  8, блок 9 анализа отказов , логический блок 10. Элементы ИЛИ 6 и блок 10 имеют соответственно выходы 11 и 12, регистры 1 и 2 - соответственно входы 13 и 14. В состав устройства также входит блок управлени  15. Вход блока 9 подключен к выходу схемы сравнени  8. Входы блока 10 соединены соответственно с выходами блока 9, схемы сравнени  8, сумматоров 7 по модулю два, регистра 1 и элементов НЕ 3. Блок 9 анализа отказов (см. фиг. 2) состоит из К схем анализа отказов, где К -- количество контрольных разр дов в информационном слове, записываемом в запоминающую  чейку. На фиг. 2 приводитс  пример выполнени  i-ой (1 i k) схемы анализа отказов. Схема анализа отказов состоит из j-входовых элементов И 16, входы которых св заны с соответствующими выходами схемы сравнени  8, а. выходы соединены со входами элемента ИЛИ 17, своим выходом св занным с блоком 10 (J - количество разр дов в анализируемой группе разр дов информационного слова, считываемого из запоминающей  чейки). Схема анализа отказов реализует логическую функцию Yi Х|ХгХ j...x V X iXtx.. ...х Vx iX2X3...xi VxjXzX3-.Xj, где X i...x - сигналы на выходах соответствующих разр дов схемы сравнени  8, у I. если количество отказавших разр дов в анализируемой группе разр дов равно единице. В противном случае vi ОТаким образом, на выходах блока 9 анализа отказов формируетс  код у lY .Y --YnПричем Yj. соответствует группе разр дов, контролируемых по четности isM контрольным разр дом, что дает возможность определить - равн етс  ли единице количество дефектных разр дов в данной группе. Блок 10 (см. фиг. 3) состоит из первой группы элементов И 18, входы которых .св заны с соответствующими выходами сумматоров 7 по модулю два и блока 9 анализа отказов, а выходы подключень tepeз элементы ИЛИ 19 к первым входам элементов И 20 второй группы. Ко вторым входам элементов И 20 подключены выходы схемы сравнени  8. Выходы элементов И 20 соединены с первыми входами блоков инверсии 21, вторые и третьи входы которых св заны соответственно с пр мыми и инверсными выходами информационного регистра 1. На фиг. 3 прин тые следующие обозначени  дл  сигналов А Лг-. на выходах блока 7 по модулю два; У1,у2...у -иа выходах блока 9 анализа отказов; X 1,х 2---Хп - на выходах схемы сравнени  8; Q i,Q --.QTI.-на пр мых выходах информа ционного регистра I; Q i,Q4-..Qn.-на инверсных выходах информационного регистра 1; где п - количество разр дов дополненного информационного слова. Блок инверсии 21 содержит элементы НЕ 22, первый 23 и второй 24 элементы И и элемент ИЛИ 25, причем первые входы эле ментов И 23 и 24 подключены соответственно ко входу и выходу элемента НЕ 22, а выходы - ко входу элемента ИЛИ 25, выход которого подключен к выходу блока 21. Вторые входы элементов И 23 и 24 и вход элемента НЕ 22 соединены соответственно со входами блока 21. Работа устройства происходит следующим образом. В цикле записи информационное слово по входу 13 поступает в информационный регистр I, кодируетс  в соответствии с алгоо

5 ритмом образовани  кода Хэммиига, через элементы И 4 и ИЛИ 6 в пр мом коде поступает на выход 11 и заноситс  в выбранную  чейку запоминающей системы (на фиг. 1 не показана). В цикле чтени  считанное информационное слово поступает в информационный регистр 1, а с его выхода - на сумматоры 7. В случае отсутстви  ошибок по всем контрольным разр дам информационное слово с выхода информационного регистра 1 через блок 10 поступает на выход 12. Если искажающие информацию отказы имеют место, то по сигналам блока управлени  15 осуществл етс  коррекци  считанной информации. Дл  этого содержимое информационного регистра 1 через элементы НЕ 3, И 5 и ИЛИ 6 в инверсном коде поступает на выход П и заноситс  в соответствующую  чейку запоминающей системы . Затем выполн етс  цикл чтени  с занесением считанной информации по входу : 14 в регистр 2. Содержимое регистров 1 и 2 сравниваетс  между собой на схеме сравнени  8. На выходах схемы сравнени  8 сигнал «I по вл етс  в тех разр дах, в которых совпадают коды регистров 1 и 2. Эти разр ды запоминающей  чейки  вл ютс  отказавшими и представл ют собой генераторы констант (генератор «О или генератор «1). С выхода схемы сравнени  8 результат сравнени  поступает на блок 9 анализа отказов, на выходах которого, формируютс  сигналы анализа отказов, на выходах которого формируютс  сигналы Y 1,У --Лк- Коррекци  считанной информации осуществл етс  в блоке 10 путем инверсии тех разр дов считанного информационного слова, в которых имеют место отказы (т. е. логические уровни сигналов на выходах схемы сравнени  8 по этим разр дам равны 1) и дл  которых выполн ютс  следующие услови : отказавщий разр д принадлежит i-й (1 i к) группе разр дов, а i-й контрольный разр д, контролирующий по четности эту группу, равен 1; количество отказавших разр дов в i-й (1 1 к) группе равно единице, т. е. i-  схема анализа отказов блока 9 формирует сигнал у; 1. Если эти услови  не выполн ютс , то инвертирование отказавших разр дов в блоке 10 не производитс . Работа устройства иллюстрируетс  следующим примером. Допустим, необходимо записать в  чейку восьмиразр дное информационное слово xi 11001110. В соответствии с принципом построени  кодов Хэмминга информационное слово X1 дополн етс  четырьм  контрольными разр дами AI, Аа, Аз, А 4, и на вход 11 дл  записи в выбранную  чейку поступает код: И2 А 1Аг1Аз100А ДНО. Контрольные разр ды А I... А 4 формируютс  сумматорами 7 по модулю два. В рассматриваемом примере AI 1,, АЗ О, . Следовательно, ха 011010011110.

Claims (2)

1. 765886 Пусть  чейка имеет четыре дефектных разр да, например, 1-й  вл етс  генератором «1, 2-й - генератором «О, 4-н - генератором «, 8-ой генератором «О. 101010001110 После цикла чтени  в информационный регистр 1 поступает искаженный код х -2 - 011110011110. В результате декодировани  этого кода сумматорами 7 получим: Группа, контролируема  А i, 01 1 О 1 1 ошибка А i l Группа, контролируема  А л 1 1001 I ошибка А Группа, контролируема  А з, I I О О О ошибка А ,i I Группа, контролируема  А 4, l l 1 l о ошибка А Наличие ошибок по контрольным разр дам свидетельствует о необходимости коррекции считанной информации. После циклов повторной записи и чтени  в регистр 2 поступает код хз 010101110001 На выходе схемы сравнени  8 в результате сравнени  кодов хг 110100010000. Разр ды этого кода,имеющие значение 1, соответствуют позици м отказавших разр дов. С выхода схемы сравнени  8 код Хд поступает на блок 9 анализа отказов, на выходе которого формируетс  4-разр дный код YiYzYsY - 1111, так как в каждой из контрольных групп находитс  только один дефектный разрад . Так, в группе, контролируемой А,, дефектным  вл етс  1-й разр д, в группе контролируемой А2 - 2-й разр д, в группе, контролируемой АЗ - 4-й разр д,а в группе, контролируемой А4 - 8-й разр д. В то же врем  каждый контролируемый разр д дает ошибку . Поэтому коррекци  считанной информа осуществл етс  блоком 10 путем инверсии отказавших разр дов. Скорректированное информационное слово поступает на выход 12. Таким образом, предлагаемое устройство, использу  кодирование информационного слова, например, кодом Хэмминга, предназначенным дл  исправлени  одной ошибки, позвол ет исправл ть к-кратную ошибку (где к - количество кинтрольных разр дов в коде Хэмминга) при условии, что количество отказавших разр дов в группах разр дов информационного слова, контролируемых соответствующими контрольными разр дами , не Оолее одного. При этом необходимо выполнить дополнительные циклы чтени  и записи только при обнаружени  ошибки , в то врем  как в известном устройстве кажда  операци  занесени  информации в запоминающую  чейку сопровождаетс  двум  циклами записи и одним циклом чтени . Формула изобретени  1. Устройство дл  коррекции ошибок в блоке пам ти, содержащее информационный регистр, регистр инверсного кода, элементы И, НЕ и ИЛИ, сумматор по модулю два, схему сравнени  и блок управлени , причем выходы информационного регистра подключены к первым входам одних из элементов И, входам элементов НЕ, сумматоров по модулю-два н первому входу схемы сравнени , второй вход которой соединен .с выходом регистра инверсного кода, выходы элементов НЕ подключены к первым входам других элементов И, вторые входы элементов И соединены с одними из выходов блока управлени , а выходы - со входами элементов ИЛИ, выходы которых подключены к одним из выходов устройства, выходы сумматоров по модулю Два соединены с одними из входов информа||ионного регистра, другие входы которого Н;входы регистра инверсного кода соединенц со входами устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит блок анализа отказов, вход которого подключен к выходу схемы сравнени , н логический блок; входы которого соединены соответственно с выходами блока анализа отказов, схемы сравнени , сумматоров по модулю два, информационного регистра н элементов НЕ. 2. 5 стройство по п. I, отличающеес  тем, что блок анализа отказов содержит группу элементов И и элементы ИЛИ, входы которых подключены к выходам элементов И соответствующих групп, входы элементов И и выходы элементов ИЛИ соединены соответственно со входами н выходами блока анализа отказов. 3.Устройство по пл. I и 2, отличающеес  тем, что логический блок содержит группы элементов И, элементы ИЛИ н блоки инверсии , причем выходы элементов И первой группы подключены ко входам элементов ИЛИ, выходы которых соединены с одними из входов элементов И второй группы, одни из входов блоков инверсии подключены к выходам элементов НЕ второй группы, а выходы - к выходам логического блока, входы которого соединены со входами элементов И первой группы и другими входами элементов И второй гр,уппы и блоков инверсии . 4.Устройство по п. 3, отличающеес  тем, что каждый блок инверсии содержит элементы НЕ, И и ИЛИ, причем первые входы первого и второго элементов И подключены соответственно ко входу и выходу длемента НЕ, а выходы - ко входам элемента ИЛИ, выход которого подключен к выходу блока инверсии, вторые входы элементов И и вход элемента НЕ соединены соответственно со входами блока инверсии. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 402870, кл. G 06 F 11/00, 1972.
2. 2.Авторское свидетельство СССР № 622086, кл. G 11 С 29/00, 1976 (прототип ).

   ъ

   765886