SU858105A1 - Ассоциативное запоминающее устройство с самоконтролем - Google Patents

Description

(54) АССОЦИАТИВНОЕ ЗАПОМИКАЮШЕЕ УСТРШСТВО

С САМОКОНТРОЛЕМ

Изобретение относитс  к запоминающи устройствам. Известно ассоциативное запоминающее устройство, содержащее регистр данных, регистр маски, реверскв л 1й сдвигающий регвзтр, накопитель, блок очередности, регистр зан тости, регистр исследуемых слов Ш Недостатком этого устройства  вл ютс  большие аппаратурные затраты. Наиболее близким к предлагаемому техническим решением  вл етс  ус-фойство , содержащее блок управлени , три блока сложени  по модулю два, коммутатор , два блока сравнени , ИЛ Недостатком этого устройства  вл етс снижение быстродействи  вследствие необходимости выполнени  последователь- ных процедур пословного считьтани  и поразр дного поиска дл  контрол  правильности хранени  всего массива информации в ассо Аиативном накопителе. Цель изобретени  - повышение быстродейстак  устройства. Поставленна  цепь достигаетс  тал, что в ассоциативное запоминающее устройство с самоконтролем, содержашее накопитель матркчното типа, каждый ассоциативный элемен пам ти которого выполнен из запоминающего эп№гента, схемы сравнени  и элемента И, блок обработки многозначного ответа, индикаторы ответа, схему поразр дного сравнени , дешифратор адреса, сумматор по модулю дза и блок управлени , причем первые выходы запоминаюошх элеь1ентов подключены соответственно к первым входам схем Сравнени , выходы которых соединены со входами соответствующих элементсв И, первые входы запоминающих элементов каждой строки соединены шинами выборки с соответствующими выходами дешифратора адреса, вторые входы запоминающих элементов каждого столбца подключены соответстве1гао к одним их входов сумматора по модулю

два и входам записи устройства, а вторые выходы - к другим входам сумматора по модулю два и входам считывани  устройства, второй вход одной из схем сравнени  первой строки и первого столбца накопител  соединен с соответствующим входом поиска устройства, выходы индикаторов ответа подключены соответственно к одним из входов блока обработки многозначного.ответа, первый выход

которого соединен с одним из входов деши})ратора, другие входы которого  вл ютс  адресными входами устройства, другой вход и второй выход блока обработки многозначного ответа подключены соответственно к первым выходу и входу блока управлени , вторые выход и вход которого соединены соответственно с управл ющим входом сумматора по модулю два и с выходом схемы сравнени , одни из входов которой подключены соответственно к выходам сумматора по модулю два, другие входы - ко входам элементов И последней строки накопител  а выходы  вл ютс  выходами устройства, введены группы snsvfeHTce И-ИЛИ, причем выходы элементсш И-гИЛИ первой группы соединены соответственно со вторыми входами других схети сравнени  первой строки и первого столбца накопител ,

первые входы одних из элементов И-ИЛИ первой группы подключены соответственно к выходам схем сравнени  предыдущей строки первого столбца накопител , а; первые входы других - соответственно

к выходам схем сравнени  предыдущего столбца первой строки накопител , выходы элементов Р1-ИЛИ второй группы соединены соответственно со вторыми входами схем сравнени  вторых и всех последующих строк и столбце® накопител , первые входы элементов И-ИЛИ второй группы каждой строки подключены соответст венно к выходам схем сравнени  предыдущей строки того же столбца, вторые входы элементе И-ИЛИ второй группы каждого столбца соединены с выходами схем сравнени  предыдущего столбца той же строки, вторые входы элементов И-.ИЛИ первой группы и третьи входы элементов И-ИЛИ второй группы каждого столбца накопител  подключены соответственно ко вxoдa I поиска устройства, пер вые входы элементов И-ИЛИ третьей групы подключены соответственно к выходам э-лементов И, вторые входы - к выходам схем сравнени  последнего столбца накопител , а выходы - ко индикаторов ответа, третьи входы

элементов И-ИЛИ первой и тоетьей групп и четвертые входы элементов И-ИЛР1 второй группы соединены с третьим выходом блока управлени , а п тые входы элементов И-ИЛИ второй группы - с четвертым выходом блока управлени .

На чертеже изображена структурна  схема предложенного устройства.

Устройство содержит накопитель I матричного типа, каждый ассоциативный элемент пам ти которого выполнен из схемы 2 сравнени , элемента И 3 и запоминающего элемента 4, блок 5 обработки многозначного ответа, первую 6, вторую 7 и третью 8 группы элементов И-ИЛИ, щины 9 выборки. На чертеже обозначены также входы Ю считывани , входы 11 записи, входы 12 поиска и адресные входы 13 устройства. Устройство содержит также индикаторы 14 ответа , схему 15 поразр дного сравнени , дешифратор 16 адреса, сумматор 17 по модулю два и блок 18 утфавлени  с выходами 19-22.

Первые выходь запоминающих элементов 4 подключены соответственно к первым входам 2 сравнени , выходы которых соединены со входами соответствующих элементов И 3. Первые входы запсж инающих элементов 4 каждой строки соединены шинами 9 выборки с соответст вуюшими выходами дешифратора 16 адреса . Вторые входы запетлинаюших элементов 4 каждого столбца подключены соответственно к одним из входе® сумматора 17 по модулю два и входам 11 записи устройства, а вторые выходы - к другим входам сумматора 17 по модулю два и входам 10 считывани  устройства.

Второй вход одной из схем 2 сравнени  первой строки и первого столбца накопител  1 соединен с соответствуюшшуг входом 12 поиска устройства. Выходы индикаторов ответа 14 подключены соответственно к одним из входев блока 5 збработки многозначного ответа, первый аыход которого соединен с одним из входсж дешифратора 16, другие входы которого  вл ютс  адресными входами 13 устройства. Другой вход и второй выход блока 5 обработки многозначного ответа подключены соответственно к первым вьщоау 19 и входу блока 18 управлени .

Вторые выход 2О и вход блока 18 управлени  соединены соответственно с управл ющим входом сумматора 17 по модулю два и с выходом схемы 15 поразр дного сравнени , один из входов которой подключен соответственно к выходу сумматора 17 по модулю два, другие входы - ко входам элементов И 3 последней строки накопител  1, а выходы  вл ютс  выходами устройства. Выходы элементов 6 И-ИЛИ первой группь соединены соответственно со вторалми входами других схем 2 сравне ни  первой строки и первого столбца накопител  1. Первые входы одних из элементе®. 6 И-ИЛИ первой группы подключены соответственно к выходам схем 2 сравнени  предыдущей строки первого столбца накопител  1, а первые входы других - соответственно к выходам схем 2 сравнени  предыдущего столбца первой строки накопител  1, Выходы элементе 7 И-ИЛИ второй группы соединены соответственно со вторыми входами схем 2 сравнени  вторых и всех последующих строк и столбце накопите л  1. Первые входы элементов 7 И-ИЛИ второй группы каждой строки подключен соответственно к выходам схем L; срав ни  предыдущей строки того же столбца BTOfAie входы элементов 7 И-ИЛИ втор группы каждого столбца соединены с выходами схем 2 сравнени  предыдущег столбца той же. строки накопител  1. В рые входы элементов 6 И-ИЛИ пе{шой группы и третьи входы элементов И-ИЛ второй группы каждого столбца накопител  1 подключены соответственно ко входам 12 поиска устройства. Первые ВХОФ1 элементов 8 И-ИЛИ третьей группы подключены соответственно к вы дам элементе И 3, вторые входы - к выходам 2 сравнени  последнего столбца накопител  1, а выходы - ко входшъ индикаторов 14 ответа. Третьи входы элементе И-ИЛИ первой 6 и третьей 8 групп соединены с третьим 21 выходом блока 18 управлени , а п тые входы элементов 7 И-ИЛИ второй группы - с четвертыми 22 выходам блока 18 управлени . Устройство работает следующим образом . С-ц&лы 2 сравнени  с помощью элементов И-ИЛИ первой 6 и второй 7 групп образуют последовательные цепи полусумматоров, которые обеспечивают получение сумм по модулю два информационного содержани  слова (по строке или разр да (по столбцу) накопител  1, иcпoльзyeмыx. контрол  всех запоми нающих элементов 4. В процессе ассоциативного поиска схемы 2 сравнени  выполн ют операцию сложени  по модулю два информации. запи санной в запсж(инаюпшх элй 1ентах 4, с информацией, подаваемой внешним устрсАством на входы 12 поиска. Слова, совпадающие с кодом пс гска, выдел ютс  элементами И.З, а факт совпадени  запоминаетс  индикатсфами 14 ответа. Перед начале работы инфе)рмационное содержание накопител  1 сумматора 17 по модулю два предполагаетс  нулевым . При записи в устройство некоторого числа по входам 11 записи в некоторый адрес, заданный внешним кодом адреса на адресных входах 13, предпола гаетс  прецваригельное считывание информации по этому адресу на входы 10 считъшани  посредством выборки слова дешифратором 16 адреса через шины 9 выборки из накопитет  1. В процессе зап1к;и информации пителем 1 происходит вычисление поразр дной контрольной суммы информации всех слов, записываемых в накопитель 1 при помощи сумматора 17 по модулю два, дл  чего через его первые   вторые инфо{ лационные входы последе атепьно вводитс  сначала считываема , а затем записьшаема  по некоторому адресу информаци . При последовательной выборке информации в сумматоре 17 по модулю два накапливаетс  значение разности по модулю два записываемой и считываемой инфсфмации и образуетс  необходимое значение контрешьной суммыГ При операции считьюани  блок 18 управлени  запрещает суммирование инфс машга сумматоре 17 по модулю даа. Контреоть информации, записанной в накопитель 1 , может производитьс  горвзештальным Л1йо вертикальным суммнре анигал иа ормаа п по модулю два вдоль строки (слов) или столбце (раз де ) матрицы накопител  1 при наличи  игналов логического О на входах 12 по1юка. При горизонтальнее суммировании от лока 18 управлени  подаетс  сигнал логической на его третий выход О на его 21 и сигнал логического четвертый выход 22. Это обеспечивает подключение выода схем 2 срш1нени  некоторой строки оответственно к первым входам схем 2 равнени , принадлежащих к той же

строке накопител  1 через эпоменты И-ИЛИ первой 6 и второй 7 групп.

При этом выходы схем 2 сравнени  последнего столбив накопител  1 подключаютс  через эпементы 8 третьей группы ко входам 14 индикатороз ответа.

На выходах схем 2 сравнени  последнего столбца накопител  1 образуетс  значение-суммы по модулю два соотьетствующих слов, которое запоминаетс  индикаторами 14 ответа. При наПИЧШ1 избыточных разр дов в каждом слове накопител , дополн ющих до (У значени  суммы информационного содер;кан1Ш всех разр дов слова, в случае нечетного количества ощибок на выходе индикаторов 14 ответа устанавливаетс  значение единима.

ESiioK 5 обработки многозначного

ответа анализирует состо ние индикаторо 14 ответа и при наличии хот  бы одной eaiffla i на их выходах выдает сигнал в блок 18 управлени ,

Бпок 18 управлени  может инишшровать выборку из накопител  1 неисправных слов с помощью блока обработки многозначного ответа и деши{)ратора 16 адреса дл  коррекции ошибки либо маскировать неисправные слова записью признака неисправности в служебные рзар ды .неисправных слов накопител  1.

Дг;Я проведени  вертикального суммирован11Я вдо ь столбцов накопител  бло- ,;:ом 18 управлени  подаетс  на третий выход 21 сигнал логического О, а на четвертый выход 22 - логической Ъ. Результаты суммировани  сравниваютс  схемой 15 поразр дного сравнени  с сос--то, нием соответствующих разр дов

су--Аыатора 1 7 по модулю isaa, содержашего контрольную cyMiviy.

При наличии хот  бы одного песовпаденк  в блок 18 управлени  подаетс  ошибки с управл ющего выхода скемы 15 поразр дного сравнени .

Неисправный разр д указьтаетс  С1х:то нием I на одном из выходов схемы 15 поразр дного сравнени ,

При наличии информации о кратности ошибок, определ емых .блоком 5 обрабо-гки многозначного ответа и СХЙУГОЙ 15 поразр дного сравнени  по результатам гор заонта7гьного или вертикального суммировани  по модулю, два, передаваемых в блок 18 управлени , возможна коррекци  некоторых типов ошибки, например одиночной, при считиванил юти перезапи

неисправной информации в аапсминающ элементе с контролем процесса перезаписи, Технико - экономическое преимущество предложенного устройства заключаетс  в его более высоком по сравнению с известным быстродействии за счет обеспечени  непрерьтного контрол  всего объема ассоциативного накопител  при записи, считывании и хранении информации .

Claims (2)

1. Формула изо б ре

   тени 

   Ассоциативное запоминающее устройство с самоконтролем, содержащее накопитель матричного типа, каждь й ассоциативный элемент пам ти которого выполнен из запоминающего элемента, схемы сравнени  и элемента И, блок обработки многозначного ответа, индикаторы ответа, схему поразр дного сравнени , дешифратор адреса, сумматор по модулю два и блок управлени , причем первые выходы запоминающих элементов подключены соответственно к первым входам схем сравнени , выходы которых соединены со входами соответствующих элементе® И, первые входы запоминающих элементов каждой строки соединены шинами выборки с соотеетствуюшими выходами дешифратора адреса, вторые входы запоминающих элементов каждого столбца подключены соотьетс-гвенно к одним из входов сумматора по модулю два и входам записи устройства, а вторы выходы - к другтфл входам сумматора по модулю два и входам считывани  устройства, второй вход одной из схем сравнени  первой строки и первого столбца накопител  соединен с соответствующим входом поиска устройства, выходы индикаторов ответа подключены соответ ственно к одним из входов -блока обработки многозначного ответа, первый выход которого соединен с одн15м из входов дешифратора, другие входы которого 5тл ютс  адресными входшу и устройства, другой вход и второй ВЫ7СОД блока обработки многозначного ответа подключены соответственно к первым выходу и входу блока управлени , вторые выход и вход которого соединены соответственно с управл ющими входом сумматора по модулю два и с выходами схемы поразр дного сравнени , один из входов которой подключены соответственно -к выхода сумматора по модулю два, другие входы ко входам элементов И последней строки накопител , а выходы  вл ютс  выходами устройства, отличаюшеас  тем, что с целью повышени  быстродействи  устройства, оно содержит группы элеме тов ИгИЛИ, причзи( выходы элементов И-ИЛИ первой группы соединены соответ iCTBOHHo со вторыми входами прупк. схем сравненЕС  лервой строки к первого столбца накопита1Я, первые входы одних вз элементов И-ИЛИ первой группы подключены соответственно к вькодам схем сравнеии  предьщущей строки первохчэгстолбца накопител , а первые входы других - соооветсовенно к выходам сх&л сравнени  предыдущего столбца первЬй строки накопител , выходы элементов И-ИЛИ второй группы соединены соответс1вшно со вторыми входами сх сравнени  вторых и всех последуюпхих строк и столбцов накопител , первые входы элементов И-ИЛИ второй группы каждой строки подключены cooiBeTCtseHно к выходам схем сравнени  предыдуш строки того же столбда, вторые входы алемейтс И-ИЛИ второй группы кождого

   столбца соединены с выходами сх срав нениа прзошхушего столбца той же стро ки« вторые входы элементов И-ИЛИ первой группы и треть  входы элементов И-ИЛИ второй группы каждого стопбиа накопител  подключены соотве1С1венно ко входам поиска устройства, входы элементов И-ИЛИ третьей группы подключены соответственно к выходам эл&ментсв И, вторые входы - к выходам схем сравнени  последнего столбца накопител , а выходы - ко входам индикаторов ответа, третьи входы элементов И-ИЛ первой и третьей групп и четвертые входы элементов И-ИЛИ BTopt группы соеп  виы с третьим выходом блока управлени , а п тые входы элементов И-ИЛЙ второй группы - с четвертым выходом блока управлени .

   Источники нв4 ормацша, прин тые во внимание при экспертизе. 1. Авторское свидетельство СССР №618794, кл. Q 11 С 15/ОО, 1977.
2. 2. Авторское свидетельство СССР № 555438, кл. Q 11 С 15/ОО, 1977 (прототип).