SU1381605A1

SU1381605A1 - Запоминающее устройство с коррекцией ошибок

Info

Publication number: SU1381605A1
Application number: SU864045000A
Authority: SU
Inventors: Олег Борисович Билецкий; Сергей Дмитриевич Бушуев; Виктор Иванович Корнейчук; Мария Николаевна Орлова; Александр Андреевич Щербина
Original assignee: Киевский Инженерно-Строительный Институт; Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1986-02-07
Filing date: 1986-02-07
Publication date: 1988-03-15

Abstract

Изобретение относитс к вычислительной технике и монет быть использовано при создании высоконадежных запоминающих и вычислительных систем. Целью изобретени вл етс упрощение устройства и повьшение достоверности контрол . Устройство содержит накопитель , входной регистр и регистр слова , блоки кодировани , декодировани и коррекции, дешифратор, блок инвертировани , блок определени ошибочных разр дов, блок управлени , элемент ШШ и блок совпадени . Цель изобретени достигаетс введением в устройство блока совпадени и элемента ИЛИ, позвол ющих отказатьс от подсчета количества ошибок в считанном слове дл определени возможности их кЪррекции, а также использовать в устройстве коды (например, итеративные), дл которых количество ошибок в считанном слове не вл етс определ ющим фактором при определении возможности их коррекции. 2 ил. (С (Л

Description

со

00 О5

Изобретение относитс к вычислительной технике и может быть использовано при создании высоконадежных запоминак цих и вычислительных систем.

Целью изобретени - упрощение устройства и повышение достоверности контрол .

На фиг.I приведена структурна схема запоминающего устройства с кор- рекцией ошибок; на фиг.2 - пример схемы блока управлени .

Запоминающее устройство с коррекцией ошибок содержит накопитель 1 с адресными входами 2, входной регистр 3 и регистр 4 слова, блоки 5 кодировани и декодировани 6, дешифратор 7, блок 8 инвертировани , блок 9 определени ошибочных разр дов, блок 10 совпадени , элемент ИЛИ 11, блок 12 коррекции, блок 13 управлени , а также информационные входы 14 и выходы 15, управл ющие входы записи, чтени и синхронизации 16. На фиг.1 также обозначены выходы 17, 18 блока 13 управлени .

Входной регистр 3 выполнен на TD- триггерах, причем Т-входы всех триггеров объединены и образуют управл ю щий вход инвертировани содержимого регистра.

Блок 13 управлени содержит D- триггеры 19 и 20, элементы И 21 - 24 элемент ИЛИ 25 и элемент ИЛИ-НЕ 26.

Запоминающее устройство с коррек- цией ошибок работает следующим образом .

При записи т-разр дное информационное слово поступает по входу 14 в блок 5 кодировани , в котором коди- руетс в соответствии с кодом, исп- равл юшд1м одну ошибку, например кодом Хэмминга. К полученному кодовому слову добавл етс также один маркерный разр д, который первоначально устанавливаетс в состо ние О.Зате полученное таким образом кодовое слово передаетс во входной регистр 3, с выходов которого записываетс в выбранную чейку накопител 1 (адрес чейки поступает па шине 2). Запоми- наюи;ие чейки накопител 1 имеют разр дность (ш + к + 1), где к - количество контрольных разр дов, формируемых блоком кодировани , и один разр д - маркерный.

Дл контрол правильности хран щейс в накопителе 1 информации (т + + к + 1)-разр дное слово считываетс

на регистр слова 4. Содержимое регистров 3 и 4 поступает на входы блока

9определени ошибочных разр дов, представл ющего собой группу элементов ИСК:1ЮЧА1аДЕЕ ШШ. в блоке 9 коды поразр дно сравниваютс . На выходах блока 9 в тех же разр дах, которые

не совпадают, по вл ютс 1. Это свидетельствует о том, что в этих разр дах возникла ошибка. В случае, если ошибки в слове нет, т.е. выходы схемы 9 - в нулевом состо нии, на выходе элемента ИЛИ 11 формируетс О, поступающий в блок 13 управлени . По этому сигналу вырабатываетс сигнал, свидетельствующий об окончании цикла записи. В случае, если хот бы в одном разр де на выходах блока 9 по витс 1, на выходе элемента ИЛИ 11 вырабатываетс 1.

Одновременно с этим содержимое регистра слова 4 без изменений (так как маркерный разр д - О) передаетс через блок 8 инвертировани и поступает в блок 6 декодировани , в котором формируютс контрольные соотношени , по которым дешифратор 7 устанавливает ошибочньй разр д. Информаци с выходов дешифратора и блока определени ошибочного разр да поступает в блок 10 совпадени , который определ ет, соответствует ли ошибочный разр д, определенньм при декодировании слова, номеру (или номерам) разр дов с ошибкой, определенных блоком 9. Если такое совпадение существует (т.е. ошибочный разр д определен правильно), на выходе блока 10 формируетс сигнал О, по которому блок 13 управлени вырабатывает сигнал об окончании цикла записи и готовности устройства прин ть следующее слово. В противном случае (такое совпадение отсутствует, что возможно при возникновении многократной ошибки, котора , однако,идентифицируетс , либо при неправильном функционировании блока декодировани 6 или дешифратора 7) на выходе блока

10формируетс сигнал 1, по которому блок I3 управлени вырабатывает сигналы дл выполнени следующей последовательности действий (необходимо отметить, что сигналы дл выполнени этих же действий блок управлени формирует н в случае, если произошла ошибка в маркерном разр де чейки, т.е. на вькоде последнего

элемента ИС ШЮЧАКЛДЕЕ ШШ, вход щего в состав блока 9, по вилс единичный сигнал): выдачу инверсного содержимого входного регистра 3 (всех разр дов , включа и маркерный); запись его в накопитель 1; считывание с него в регистр 4 слова.

Содержимое регистров 3 и 4 сравниваетс в блоке 9 определени оши- бочных разр дов (сравниваютс инверсное значение исходного слова, хран щегос в регистре 3, и значение инверсного слова, считанного из накопител , т.е. два инверсных кода). И если ошибки в слове отсутствуют (что возможно в случае, если первоначально г-кратный отказ привел к по влению г-кратной, многократной ошибки), то на выходе элемента 1ШИ 11 по вл етс сигнал О, по которому блок управлени формирует сигнал об окончании цикла записи .Если хот быв одном разр де на выходах блока 9 по вл етс 1 то на выходе элемента ШШ 1 1 форм -

руетс сигнал

Г

запрещающий выработку блоком 13 управле}ш сигнала, окончани записи.

Одновременно с этим с выходом регистра 4 слова информаци поступает |На одни входы блока 8 инвертировани IB, на другой вход которого поступает значение маркерного разр да, и так как после инвертировани и записи в накопитель он стал равным 1, то содержимое реги.стра 4 в блоке 8 инвертируетс (инверсньй код записываемого слова инвертируетс и получают пр мой код.). С выходов блока 8 инвертировани кодовое слово посту™ пает в блок 6 декодировани , в котором формируютс контрольные соотношени , по которьм дешифратор 7 определ ет ошибочный разр д. С помощью блока 10 совпадени определ ют,соответствует ли номер ошибочного разр да , определенный при декодировании слова, номеру (номерам) разр дов с ошибкой, определ емых блоком 9.Если ошибочньп разр д определен правильно (т.е. есть такое совпадение), то на выходе блока 10 по вл етс сигнал о, по которому блок 13 управлени вырабатывает сигнал об окончании цикла записи и готовности уст ройства прин ть новую информацию. В противном случае (такое совпадение отсутствует) произошла многократна ошибка, котора не может быть исп-

0 5

0

5

0

5

0

5

равлена предлагаемым запом наьэ1 у1м устройством. При этом на выходе блока 10 по вл етс сигнал 1, по которому блок 13 управлени фор п{рует сигнал об исключении обращени к данной чейке накопител , и запись информации необходимо осуществить в чейку по другому адресу.

На этом цикл записи оканчиваетс . Таким образом, в выбранной чейке накопител информаци хранитс в пр мом или инверсном коде в зависимости от кратности возникшей ошибки, котора может быть исправлена предлагаемым устройством. Значение маркерного разр да (МР) при этом указывает , в каком коде записана информаци , в данной чейке: МР О - пр мой код, № 1 - инверсный код.

J3 режиме считывани (г. + к + 1 )- разр дное слово поступает с выбранной чейки накопител 1 в регистр 4 слова. И если МР О, то содержимое регистра 4 без изменени передаетс через блок 8 инвертировани в блок 6 декодировани и на один из входов блока 12 коррекции. Блок 6 фop QIpyeт контрольные соотношени , по которь м дешифратор 7 определ ет номер ошибочного разр да (если он есть), посту- паюоий на вторые входы блока 12 кор рекции. В блоке 12 коррекции ошибочный разр д инвертируетс , а блок 13 управлени формирует управл ю1ций сигнал, разрешающий прием потребителем испраатенного слова с выходной и нформационной Ш1ны 15.

Если в выбранной чейке накопител исходное слово хралилось в инверсном коде (т.е. МР l), то содержимое регистра слова 4 при передаче через блок 8 инвертируетс (благода- Р.Я тому, что МР 1 ) и получаетс пр мой код слова. Далее сохрал етс последовательность действий, описанна в предыдущем абзаце.

Claims

Формула изобретени

ЗaпoмJ нaюшee устройство с коррекцией ошибок, содержащее блок кодировани , входы которого вл ютс информационными входами ycTpoiicTBa и соединены с входами информационных разр дов вхс дного регистра, входы KOIIT- рольных разр дов которого подключены к выходам блока кодировани , а пькодь соединены с входами первой группы блока определени ошибочных разр дов и с информационными входами накопител , адресные входы которого вл ютс адресными входами устройства, а выходы подключены к входам регистра слова, выходы которого соединены с входами второй группы блока определени ошибочных разр дов и входами блока инвертировани , выходы которо го подключены к входам первой группы блока коррекции и входам блока декодировани , выходы которого соединены с входами дешифратора, вько- ды которого подключены к входам второй группы блока коррекции, выходы которого вл ютс информационными выходами устройства, один из выходов блока определени ошибочных разр дов соединен с входом признака .записи инверсного слова блока управлени , входы записи, чтени и синхронизации которого вл ютс одноименными входами устройства, выход чтени -за- писи блока управлени подключен к одноименному входу накопител , пер-

вый выход синхронизации блока управлени соединен с синхровходом входного регистра, второй выход синхронизации блока управлени подключен к синхровходу регистра слова, входу обращени накопител и вл етс выходом готовности устройства, выход признака инверсии блока управлени соединен с управл ющим входом входного регистра , а выхбд признака неисправимой ошибки блока вл етс одноименным выходом устройства, отличающеес тем, что, с целью упрошени устройства и повьш1ени достоверности контрол , в устройство введены блок совпадени и элемент ШШ, причем входы первой группы блока совпадени соединены с выходами группы блока определени ошибочных разр дов и входами элемента ИЛИ, выход которого подключен к входу признака ошибки блока управлени , вход признака совпадени которого соединен с выходом блока совпадени ,входы второй группы которого подключены к выходам дешифратора.

amis

om1

13

omS/fOHcifC от б/foffo ff

от 5ло/1с(9

23

21

19

76

2

22

/7

фиг.г