SU1277214A1 - Устройство дл обнаружени и исправлени ошибок в блоках пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть применено дл  разработки блоков пам ти микроэвм с коррекцией ошибок. Целью изобретени   вл етс  повьшение надежности устройства. Устройство содержит регистры с первого по третий, коммутаторы, элементы НЕРАВНОЗНАЧНОСТЬ , сз мматор по модулю два, блок сравнени , дешфратор, шифратор, а также вновь введенные мультиплексоры с первого по седьмой, четвертый и п тый коммутаторы. Надежность хранени  информации повышаетс  за счет того, что устройство позвол ет за- письтать в пам ть микроЭВМ как информационные слова, так и отдельные байты, с контролем по коду Хемминга, и при этом исправл ть как одиночные, i так и двойные ошибки, если хот  бы одна из них обусловлена посто нным (Л сбоем элемента пам ти. 1 ил.

Description

to

N к

«1

Изобретение относитс  к вычислительной технике и может бь1ть использовано при разработке блоков пам ти микроэвм с коррекцией ошибок.

Цель изобретени  - повьшение надежности устройства.

На чертеже изображена функциональна  схема предлагаемого устройст на.

Устройство содержит регистры 1-5 с первого по п тый, коммутаторы 6-8 с первого по третий, мультиплексоры 9-15р с первого по седьмой, элементы НЕРАВНОЗНАЧНОСТЬ 16,17, сумматор 18 по модулю два, блок 19 сравнени , де шифратор 20 и шифратор 21, На чертеже обозначены информационные 22, 23 и контрольные 24 входы и выходы, выход 25 признака ошибки и вход 26 синхронизации устройства,

Устройство работает следуюш,им образом .

Устройство позвол ет осуществл ть запись в контролируемую пам ть с контролем по коду Хэмминга как слов, так и отдельных байтов и при этом исправл ть как одиночные оигибки так и двойные, если хот  бы одна из них обусловлена посто нным сбоем элемента пам ти.

В режиме записи слово данных с системной магистрали ЭВМ (не пока .зана) по входам 22 и 23 через коммутаторы 6 и 7 и мультиплексоры 9 и 10 поступает в регистр 1 и 2, а оттуда - в сумматор 18, где формируютс  контрольньге биты кода Хамминга, которые через мультиплексор 11 и коммутатор 8 поступают на выходы 24, из регистров 1 и 2 через мультиплексоры 12,15 и коммутаторы 6.. 7 данные выдаютс  на выходы 22 и 23. В контролируемую пам ть одновременно записываютс  данные с выходов 22 и 23 и контрольные биты с выходов 24„

Чтение из контролируемой пам ти: данные и контрольные бить5 поступают на входы - 22 - 24, с которых данные через кo fмyтaтopы 6,7 и 1 7льтиплексоры 9,10 занос тс  в регистры 1 и

2,Контрольные биты с входов 24 через коммутатор 8 занос тс  з регистр

3.На основе содержимого регистров

1 и 2 в сумматоре 18 происходит выработка новых контрольных разр дов, которые сравниваютс  в блоке 19 со старыми, хран щимис  в регистре 3. Признак ошибки, сформированный в бло142

ке 19, анализируетс  шифратором 21 и дешифратором 20, Если шифратором 21 установлено, что ошибок нет, слово данных из регистров 1 и 2 через мультиплексоры 12,15 поступает на входы коммутаторов 6 и 7 и вьщаетс  на выходы - 22,23« Если шифратором 21 установлено наличие однократной ошибки в слове данных, то на выходе 25 по вл етс  признак однократной ошибки , дешифратор 20 устанавливает номер ошибочного разр да слова и переключает на инвертирование соответствующий элемент НЕРАВНОЗНАЧНОСТЬ в блоках 16 и 17, Слово данных с пр мых выходов регистров 1 и. 2 проходит через мультиплексоры 12 и 13, элементы 16 и 17 НЕРАВНОЗНАЧНОСТЬ (где корректируетс ), мультиплексоры 14 и 15 и через коммутаторы 6 и 7 выдаетс  на выходы 22 и 23, Если в  чейке контролируемой пам ти возникает посто нный сбой и по тому же адресу по вл етс  кратковременна  ошибка, исправить такую ошибку можно. Посто нна  ошибка определ етс  как ошибка , которую нельз  устранить путем записи бита противоположного значени  в тот же самый запоминающий элемент , поэтому дл  ее исправлени  можно использовать метод двойного инвертировани . Если шифратор 21. определ ет наличие двойной ошибки, то на выходе 25 по вл етс  признак двойной ошибки, данные с инверсных выходов регистров 1 и 2 через мультиплексоры 12,13 и 14,15 поступают на входы коммутаторов 6,7 и через них - на вьосоды 22,, 23, Одновременно инверсные значени  контрольных битов с инверсных выходов регистра 3 через мультиплексор 11 и коммутатор 8 поступают на выходы 24. Инверсные значени  данных и контрольных битов записьтаютс  в контроли уемую пам ть, затем читаютс  из нее. Производитс  формирование новых контрольных битов и признаков ошибки, их дешифраци . Если удалось исправить хот  бы одну ошибку, методом двойного инвертировани , то втора  ошибка будет устранена при помощи кода Хэмминга ,

Запись отдельного байта, ос тцествл етс  следующим образом.

Claims (1)

1. При записи в пам ть одного из байтов слова данных к нему должен быть приформирован второй байт, уже хран щийс  в контролируемой пам ти, контрольные биты вырабатываютс  на основе полного слова. Поэтому вначале из пам ти читаетс  слово, записан ное по тому же адресу, по которому должен быть записан байт. Устройство функционирует так же, как в режиме Чтение из пам ти. После того, как слово данных проверено и в.случае необходимости скорректировано, оно записьтаетс  в регистры 4 и 5. Тепер по входам 22 (23) через коммутатор 6(7) и мультиплексор 9(10) в регистр 1(2) заноситс  записываемый байт, одновременно в регистр 2(1) через мультиплексор 10(9) записьшаетс  дру гой байт из регистра 4(5), после чего формируютс  контрольные биты. Оба байта и контрольные биты записываютс  в пам ть. По входам 26 подаютс  управл ющие воздействи  дл  управлени  работой дешифратора 20, шифратор 21, коммутаторов 6-8, мультиплексоров 9-15 и стробы записи информации в регистры 1 -5. Формула изобретени  Устройство дл  обнаружени  и исправлени  ошибок в блоках пам ти, содержащее коммутаторы, регистры, сумматор по модулю два, блок сравнени , шифратор, дешифратор и элементы НЕРАВНОЗНАЧНОСТЬ, причем одни из входов и выходов первого и второго коммутаторов  вл ютс  информационным входами и выходами устройства, одни из входов и выходов третьего коммута тора  вл ютс  контрольными входами и выходами устройства, пр мые выходы первого регистра подключены к одним из входов сумматора по модулю два, другие входы которого соединены с пр мыми выходами второго регистра, а выходы - с одними из входов блока сравнени , другие входы которого под ключены к пр мым выходам третьего регистра, входы которого соединены с другими выходами третьего коммутатора , выходы блока сравнени  соединены с входами дешифратора и шифратора, выход которого  вл етс  выходом признака устройства, управл ющие входы коммутаторов, входы синхронизации регистров с первого по третий, дешифратора и шифратора  вл ютс  входом синхронизации устройства, выходы дешифратора подключены к одним из входов элементов НЕРАВНОЗНАЧНОСТЬ, отличающеес  тем, что, с целью повьш1ени  надежности устройства , в него введены четвертый и п тый регистры и с первого по седьмой мультиплексоры , причем одни из входов первого и второго мультиплексоров подключены соответственно к выходам п того и четвертого регистров, другие входы - соответственно к другим выходам первого и второго коммутаторов , а выходы - соответственно к входам первого и второго регистров, входы третьего мультиплексора соединены соответственно с инверсными выходами третьего регистра и с выходами сумматора по модулю два, а выходас другими входами третьего коммутатора , входы четвертого мультиплексора подключены к пр мым и инвзрсным выходам первого регистра, а выходы - к. одним из входов седьмого мультиплексора и другим входам элементов НЕРАВНОЗНАЧНОСТЬ , выходы которых соединены со входами п того регистра и другими входами седьмогб мультиплексора , выходы которого подключены к другим входам первого коммутатора, входы п того мультиплексора соединены с пр мыми и инверсными выходами второго регистра, а выходы - с одними из входов шестого мультиплексора и другими входами элементов НЕРАВНОЗНАЧНОСТЬ , выходы которых подключены ко входам четвертого регистра и другим входам шестого мультиплексора, выходы которого соединены с другими входами второго комьгутатора, управл ющие входы мультиплексоров и входы синхронизации четвертого и п того регистров  вл ютс  входом синхронизации устройства.