SU970475A1 - Запоминающее устройство с обнаружением и исправлением ошибок - Google Patents

Description

Изобретение относитс  к запоминающим устройствам.

Известно запоминающее устройство, содержащее главную пам ть, блок контрол  данных и дополнительную пам ть, где неисправные  чейки главной пам ти обнаруживаютс  блоком контрол  данных, который присваивает им адреса замещени  в дополнительной пам ти, причем обращение по этим адресам происходит каждый раз при обращении к соответствующим  чейкам главной Пс1м ти, а использование данных на выходе главной и дополнительной пам ти определ ет вентильна  схема .в зависимости от адресного обращени  к работающей или неисправной  чейке главной пам ти 1.

Недостатком этого устройства  вл етс  низка  надежность, вследствие одновременного обращени  к главной и дополнительной пам ти при отказе  чейки главной пам ти и отсутстви  контрол  и защиты данных, запомненных в дополнительной пам ти, а также увеличение затрат машинного времени вследствие одновременного обращени  к главной и дополнительной пам ти.

Наиболее близким к изобретению  вл етс  запоминающее устройство с контролем данных, содержащее блок управлени , арифметический блок, блок обнаружени  и коррекции ошибок, первый, второй и третий регистры, причем вход блока обнаружени  и коррекции ошибок соединен со входом устройства, первый выход - с первым

10 входом третьего регистра, второй выход - со входом блока управлени  и первым входом арифметического блока, второй вход которого подключен к первому выходу блока управлени , третий

15 вход; -к выходу третьего регистра, первый выход - ко входу первого ре-, гистра, выход которого соединен с первым выходом устройства (. 2j.

Недостатками этого устройства

20  вл ютс  низка  его надежность в св  зи с необ одимостью проведени  коррекции одной и той же ошибки при каждом обращении по адресу, содержащему ошибку, и кроме того, увеличен25 ные затраты машинного времени.

Цель изобретени  - повышение надежности запоминающего устройства.

Поставленна  цель достигаетс  тем, что в запоминающее устройство

30 с обнаружением и исправлением ошибок; содержащее регистр адреса, накопитель , выходной регистр, блок обнаружени  ошибок, буферные регистры и арифметический блок, причем выходы регистра адреса подключены к одним из входов накопител , информационные выходы которого подключены ко входам выходного регистра, первый выход которого сое.динен с первым входом блока обнаружени  ошибок, одни из входов арифметического блока подключены соответственно ко второму выходу выходного регистра и выходам буферных регистров, первые входы которых соединены с первым выходом блока обнаружени  ошибок, один из выходов арифметического блока соединен со вторым входом первого буферного регистра , введены селектор, счетчик ошибок, счетчик циклов, блок местного управлени , формирователь сигналов блокировки и формирователь сигналфв записи, причем первый вход селектора соединен со вторым выходом блока обнаружени  ошибок, второй вход которого подключен к одному из выходов счётчика оишбок, другие выходы которого соединены со вторыми входами второго и третьего буферных регистров, входы регистра адреса подключены к первым выходам селектора , блока местного управлени  и формировател  сигналов Ь окировки,второй и третий выходы селектора соединены соответственно с первым входом счетчика ошибок и одним из входов блока местного управлени , второй вы ход которого соединен с первым входом счетчика циклов, третий выход блока местного управлени  подключен к другому, входу арифметич€;ского блока , другой выход которого соединен со вторыми входами счетчика циклов, счетчика ошибок и селектора, второй выход формировател  сигналов блокировки подключен к первому входу фор: ;лировател  сигналов записи, второй вход которого соединен с выходом первого буферного регистре, а выход подключен к другому входу накопител , выходы второго и третьего буфер ных регистров и счетчика циклов сое динены соответственно со входами формировател  сигналов блокировки и другими Входами блока местного управлени . Блок местного управлени  содер:; ,ит элемент И, первый формирователь адресных сигналов и последовательно соединенные второй формирователь ад ресных сигналов, счетчик адреса, накопитель, регистр микрокоманд и дешифратор, причем выходы регистра микрокоманд соединены со входами вт рого формировател  адресных команд, управл юи1Ий вход счетчика адреса по ключен к выходу элемента И, одни из выходов дешифратора соединены с одними из входов формирователей адресных сигналов, другие выходы дешифратора и выходы первого формировател  адресных сигналов  вл ютс  выходами блока, входами которого  вл ютс  входы элемента И и первого формировател  адресных сигналов и один из входов счетчика адреса. На фиг.1 изображена структурна  электрическа  схема запоминающего устройства с обнаружением и исправлением ошибок; на фиг.2 - структурна  электрическа  схема блока местно го управлени . Устройство (фиг.1) содержит накопитель 1, состо щий из нескольких зон 1-1, 1-2, 1-п (где п - целое число), одна из которых резервна , регистр 2 адреса, выходной регистр 3, блок 4 обнаружени  ошибок, первый 5-1, второй 5-2 и третий 5-3 буферные регистры, селектор б, блок 7 местного управлени , счетчик 8 ошибок , счетчик 9 циклов, арифметический блок 10, формирователь 11 сигналов блокировки, формирователь 12 сигналов лаписи. Блок 7 местного управлени  (фиг.2) содержит первый формирователь 13 адресных сигналов, элемент И 14, второй формирователь 15 адресных сигналов , счетчик адреса 16, накопитель 17, регистр 18 микрокоманд и дешифратор 19. Формирователь 13 содержит, в свою очередь, элементы И 20, элементы ИЛИ 21 и элементы И 22. Устройство работает следующим образом . Накопитель 1 выполнен в виде нескольких зон 1-1, 1-2, 1-п, кажда  из которыхсодержит определенное число слов и имеет контрольный код, запомненный по фиксированному адресу, а по разр дам контрольных кодов в свою очередь определ етс  их контрольный код и также запоминаетс  по фиксированному адресу. Одна из зон пам ти выполнена резервной , емкость резервного пол  пам ти определ етс  по интенсивности отказов элементов пам ти и периода машинного времени между вмешательствами извне (например, замена отказавших элементов при технологических обслуживани х) или всего требуемого фонда Мсцаинного времени, если вмешательства извне невозможны. При отсутствии ошибки в считанном слове блок 4 обнаружени  ошибок не возбуждаетс , и слово с выходного регистра 3 через арифметический блок 10 поступает по назначению программы. При обнаружении ошибки в считанном слове блок 4 запоминает адрес ошибочного слова в регистре 5-2 и передает управление селектору 6, который принимает решение о х.л; актгре ошибки - сбой или отказ, например многократным считыванием.

В случае отказа селектор 6 устана ливает счетчик 8 ошибок в положение один и передает управление блоку 7 который осуществл ет считывание контрольного кода именно той зоны пам ти где произошел отказ, помещает его в регистр 5-1, устанавливает содержимое счетчика 9 циклов 4, равное числу слов зоны (0), и поочередно в пор дке возрастани  (убывани ) считывает все слова зоны.

Арифметический блок 10 вычитает содержимое выходного регистра 3 из содержгмого регистра 5-1 и результат Помещает в регистр 5-1. Перед чтением слова арифметический блок 10 сравнивает адрес слова с содержпнием регистра 5-2 (адрес ошибочного слова и в случае их совпадени  измен ет адрес очередного слова на единицу в пор дке возрастани  (убывани ) адресов . Таким образом, обраицение по адресу ошибочного слова не происходит . Содержимое сметчика 9 циклов измен етс  в пор дке убывани  (возрастани ) и при считывании всех слов в зоне и их вычитании из контрольног кода в регистре 5-1 находитс  правильное значение ранее ошибочного считанного слова, т.е. восстановленное слово. При этом по содержимому счетчика 9 циклов управление передаетс  формирователю 11, который через формирователь 12 разрешает запись содержимого регистра 5-1 (восстановленного слова) в резервной зоне пам ти , присваивает ему гщрес отказавшего слова, блокирует дальнейшее обращение по отказавшему адресу в зоне пам ти и передает управление приостановленной программы.

В случае обнаружени  ошибок при считывании одного из контрольных кодов , селектор б точно также определ ет характер ошибки - сбой или отказ, и в случае отказа устанавливает счетчик 8 ошибок в состо ние два ошибка в контрюльном коде, адрес ошибочного контрольного кода при этом запоминаетс  в регистре 5-3, и передает управление блоку 7. Последний организует точйо такой же процесс , с отличительной разницей считывани  контрольного кода контрольных кодов и устанавливает счетчик9 циклов равным числу контрольньох кодов . После восстановлени  контрольного кода счетчик 8 ошибок устанавливаетс  в состо ние один, счетчик 9 циклов равным числу слов в зоне (0 и выполн етс  процесс восстановлени 

слова.

Технико-экономическое преимущество предлагаемого устройства состоит в том, что оно способно исправл ть столько обнаруженных ошибочных слов.

сколько их можно запомнить в резервной sowe пам ти.

Claims (2)

1.Запоминающее устройство с обнаружением и исправлением ошибок, содержащее регистр адреса, накопитель , выходной регистр, блок обнаружени  .ибок, буферные регистры и

0 арифметический блок, причем выходы регистра адреса подключены к одним из входов накопител , информационные выходы которого подключены к входам выходного регистра, первый выход которого соединен с первым входом бло5 ка обнаружени  ошибок, одни из входов арифметического блока подключены соответственно к второму выходу выходного регистра и выходам буферных регистров, первые входы которых

0 соединены с первым выходом блока обнаружени  ошибок, один из выходов арифметического блока соединен с вторым входом первого буферного регистра , отличающеес  тем,

5 что, с целью повышени  надежности, в него введены селектор, счетчик ошибок , счетчик циклов, блок местного управлени , формирователь сигналов блокировки и формирователь сигналов

0 записи, причем первый вход селектора соединен с вторым выходом блока обнаружени  ошибок, второй вход которого подключен к одному из выходов счетчика схиибок, другие выходы кото5 рого соединены с вторыми входами второго и третьего буферных регистров , входы регистра адреса подключены к первым выходам селектора, блока местного управлени  и формировател 

0 сигналов блокировки, второй и третий выходы селектора соединены соответственно с первым входом счетчика ошибок и одним из входов блока местгного управлени , второй выход которого соединен с первым входом счетчи5 ка циклов, третий выход блока местного управлени  подключен к другому входу арифметического блока, другой выход которого соединен с вторыми входами счетчика циклов, счетчика

0 ошибок и селектора, второй выход формировател  сигналов блокировки подключен к первому входу формирова.-. тел  сигналов записи, второй вход которого соединен с выходом первого

5 буферного регистра, а выход подключен к другому входу накопител , выходы второго и третьего буферных регистров и счетчика циклов соединены соответственно с входами формиро0 вател  сигналов блокировки и другими входами блока местного управлени .

2.Устройхгтво ПОП.1, отличающеес  тем, что блок местного управлени  содержит элемент И,

5 первый формирователь адресных сигналов и последовательно соединенные второй формирователь адресных сигналов , счетчик адреса, накопитель, регистр микрокоманд и дешифратор, причем выходы регистра микрокоманд соединены с-входами второго формиро1вател  адресных команд, управл ющий вход счетчика адреса подключен к выходу элемента И, одни из выходов деишфратора соединены с одними Изйходов формирователей адресных сигналов другие выходы дешифратора и выходы

первого формировател  адресных сигнаг лов  вл ютс  выходами блока, входами которого  вл ютс  входы элемента И и первого формировател  адресных сигналов и один из входов счетчика адреса.

Источники информации,

прин тые во внимание при эксперти:зе

1. Патент Великобритании 1491702, кл,. G 4 А, опублик. 1977. 2. Авторское свидетельство СССР

№ 769641, кл. -С 11 С 29/00, 1979 (прототип).