SU645208A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

1

Изобретение относитс  к запоминающим устройствам.

Известны запоминающие устройства с самоконтролем.

Одно из известных устройств содержит накопитель, регистр адреса, регистр слова, блоки кодировани  и декодировани  . Это устройство характеризуетс  сложностью реализации блоков кодировани  и декодировани .

Из известных устройств наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство с самоконтролем , содержащее накопитель, подключенный к регистру адреса и регистру слова; соединенного с блоком контрол  и блоком кодировани , и блок шравлени  2.

Однако в этом запоминающем устройстве требуютс  большие аппаратурные затраты на реализацию блока кодировани , а также большое число дополнительных разр дов в накопителе дл  записи контрольных разр дов корректирующего кода.

Целью изобретени   вл етс  упрощение конструкции и 1повышение информационной емкости устройства. Поставленна  цель достигаетс  тем, что устройство содержит регистр отказов и элементы И, входы которых подключены к выходам регистра слова и блока управлени , а выходы - к выходам устройства, входы регистра отказов соединены с выходами блока управлени , а выходы - со входами регистра слова.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит накопитель 1, в состав которого вход т адресный 2 и разр дный 3 блоки. Устройство также содержит регистр адреса 4, регистр слова 5, блок контрол  6, элементы И 7, блок управлени  8, блок кодировани  9 и регистр отказов 10. Входы элементов И 7 подключены к выходам регистра 5 и блока 8, а выходы - к выходам устройства. Входы регистра 10 соединены с выходами блока 8, а выходы - со входами регистра 5.

Предложенное устройство работает следующим образом.

Рассмотрим режим записи. В регистре

адреса 4 записан адресный код  чейки, в

которую необходимо записать код слова,

поступающий на входы блока кодировани  9.

В блоке кодировани  9 формируютс  контрольные разр ды, при помощи которых обнаруживаютс  отказы /+1-й кратности, где / - некоторое целое число.

Информационные и контрольные разр ды слова с выходов блока кодировани  9 поступают в регистр слова 5.

В блок управлени  8 поступает код операции «Запись. По сигналу «Выдача кода с выхода блока управлени  8 код слова из регистра слова 5 поступает на входы разр дного блока 3 накопител  1, где записываетс  по адресу, определ емому кодом , записанным в регистре адреса 4.

Рассмотрим теперь режим считывани .

В регистре адреса 4 записан адресный код  чейки, информацию из которой необходимо считывать. По сигналу «Выдача кода с выхода блока управлени  8 код адреса поступает на входы адресного блока 2 и с выходов разр дного блока 3 накопител  1 считанный код поступаетна входы регистра слова 5, где записываетс  по сигналу «Прием кода с блока 8.

Считанный код поступает на входы блока контрол  6, который обнаруживает отказы кратности, 1, 2, 3, . При этом дл  каждой кратности отказа блок контрол  6 имеет отдельный выход.

В случае когда нет отказов, т. е. на всех выходах блока контрол  6 имеютс  сигналы , равные логическим нул м, то блок управлени  8 формирует сигнал, по которому элементы И 7 открываютс , н код считанного слова поступает на выходы устройства .

В случае, когда в коде слова есть отказ г-й кратности, где , то на выходах блока контрол  6, соответствующих однократному , двухкратному, ..., t-кратному отказам , по в тс  сигналы, равные логической «единице.

При наличии единичного сигнала хот  бы на одном из выходов блока контрол  6 блок управлени  8 формирует сигнал записи «единицы, например, в младшем разр де регистра 10.

По сигналу блока управлени  8 в регистре 10 записываетс  «единица в младшем разр де, после этого следует операци  суммировани  по модулю «два кодов в регистре слова 5 и в регистре 10. Дл  выполнени  этой операции с выхода блока управлени  8 Поступает сигнал «Выдача кода в регистр 10, КОД этого регистра, содержащий «единицу в младшем разр де, поступает па счетные входы регистра слова 5. При этом измен етс  значение считанного младшего разр да считанного слова.

В Случае, если имеет место отказ в младщем разр де, то выход г-й кратности отказа блока контрол  6 изменит свое значение , т. е. значение его будет равным логическому «нулю. Следовательно, отказ в считанном слове после первого суммировани  по модулю «два будет (i-1)-й кратности .

В этом случае, т. е. если кратность отказа уменьшилась на «единицу (и соответственно число «единиц на выходах блока контрол  6 стало на «единицу меньше), по сигналу «Сдвиг с выхода блока

управлени  8 сдвигаетс  на один разр д информаци  В регистре 10 и снова выполн етс  операци  суммировани  по модулю «два. В случае, Когда после суммировани  по

модулю «два кратность отказа в коде считанного слова увеличиваетс , то число «единиц на выходах блока контрол  6 увеличиваетс  на «единицу. Дл  восстановлени  исходного состо ни 

значени  этого разр да необходимо снова просуммировать по модулю «два коды регистров 5 и 10, после чего выполп етс  операци  «Сдвиг.

Операции суммировани  по модулю

«два и «Сдвиг выполн ютс  до тех пор, пока из блока контрол  6 не поступает в блок управлени  8 нулевой код, что говорит об устранении всех отказов.

При наличии нулевого кода на выходах

блока контрол  6 выдаетс  команда «Установка в нуль па одном из выходов блока управлени  8.

В предложенном устройстве упрощаетс  реализаци  блока кодировани , и при этом

требуетс  меньшее число контрольных разр дов корректирующего кода.

Claims (2)

1. Авторское свидетельство СССР № 407399, кл. G НС 29/00, 1972.

2. Городний А. В., Корнейчук В. И. Проблема высоконадежной пам ти - «Автоматика и телемеханика, 1974, № 7, с. 155.

1

Iw

J

;JZ

-J

-J7

/i

«J

-J