SU1163358A1 - Буферное запоминающее устройство - Google Patents

Abstract

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блок пам ти, адресные входы которого подключены к выходам блока формировани  адреса, информационные входы блока пам ти соединены с выходами блока коммутации, первый и второй входы блока формировани  адреса  вл ютс  первым и вторым управл ющими входами устройства и соединены соответственно с входами первого и второго счетчиков, третий вход блока формировани  адреса, вход управлени  блока пам ти и вход элемента НЕ объединены и  вл ютс  третьим управл ющим входом устройства, выход элемента НЕ подключен к четвертому входу блока формировани  адреса, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит две группы элементов И-ИЛИ, первые, вторые, третьи и четвертые входы элементов И-ИЛИ первой группы соединены соответственно с выходами первого счетчика, выходами второго счетчика , входом элемента НЕ, выходом элемента НЕ, выходы элементов И-ИЛИ первой группьг подключены к одним входам блока коммутации , другие входы которого соединены с выходами элементов И-ИЛИ второй группы, первые,. вторые, третьи и четвертые входы которых соединены соответственно с информационными входами устройства, информационными выходами блока пам ти, входом элемента НЕ, выходом элемента НЕ, управл ющий вход блока коммутации подключен к третьему управл ющему входу устройства, информационными выходами которого  вл ютс  выходы блока коммутации.

Description

05

со 00 сд

00 Изобретение относитс  к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в подсистемах ввода измерительной информации . Цель изобретени  - повышение надежности устройства. На фиг. 1 показана структурна  схема предлагаемого устройства; на фиг. 2 - структурна  схема блока коммутации; на фиг. 3 - структурна  схема матрицы элементов И. Устройство содержит блок 1 пам ти, блок 2 формировани  адреса, блок 3 коммутации , первый управл ющий вход 4 модификации адреса записи, второй управл ющий вход 5 модификации адреса чтени , третий управл ющий вход 6 задани  режима, первый 7 и второй 8 счетчики, первую 9 и вторую 10 группу элементов И-ИЛИ, элемент НЕ 11, установочный вход 12 устройства . Блок 2 формировани  адреса выполнен по известной схеме и содержит счетчики адреса записи и чтени , выходы которых соединены с входами элементов И-ИЛИ по числу разр дов адреса, а другие входы элементов И-ИЛИ подключены пр мо и через элемент НЕ 11 к управл ющему входу 6. Входы счетчиков адреса записи и адреса чтени  подключены соответственно к управл ющим входам 4 и 5 устройства. Блок 3 коммутации содержит дещифратор 13 и матрицу 14 элементов И. Матрица 14 содержит пХп элементов И 15 и имеет информационные входы . 16, управл ющие входы 17 и информационные выходы 18. Значение п равн етс  разр дности  чейки блока 1 пам ти. Одни входы п элементов И 15 объединены и подключены к соответствующему входу 16. Выходы п элементов И 15,соединенных с разными входами 16 и разными входами 17 подключены к одному и тому же выходу 18. Каждый из входов 17 также подключен к п элементам И 15. Причем к входу 17 с номером К подключаютс  другие входы элементов И 15, сто щих на пересечении выходов 18 с номером строки и входа 16 с номером столбца, при этом номера i, j и К св зывает зависимость fn -I -(i+j), если-i-f . - (i+j), если . Модуль счета счетчиков 7 и 8 равен количеству слов по числу информационных каналов , размещаемых в одной  чейке блока 1 пам ти. Входы 17 матрицы 14 подключены к выходам дешифратора 13 в пор дке возрастани  номеров, причем подключаетс  к дешифратору каждый р-й вход 17, начина  с нулевого. Входы дешифратора. 13 подключены к выходам элементов И-ИЛИ первой группы 9 и к третьему управл ющему входу 6 задани  режима соответственно. Информационные входы 16 матрицы 14 подключены к выходам элементов И-ИЛИ второй группы 10. Устройство работает следующим образом. Перед началом работы сигналом по входу 12 устанавливаетс  в исходное (нулевое) состо ние первый счетчик 7, второй счетчик 8, а также счетчики адреса записи и чтени  блока 2 формировани  адреса. При записи информации на информационные входы устройства подаетс  входное слово, которое содержит данные от нескольких п/р измерительных каналов, причем все измерени  представл ютс  словами одинаковой разр дности р. Одновременно на вход 6 режима поступает сигнал, разрешающий выполнение операции записи. С помощью этого сигнала с выходов блока 2 формировани  адреса на адресные входы накопител  блока 1 пам ти подаетс  адрес записи, после чего в выбранную  чейку пам ти записываетс  входное слово, которое проходит через открытые дл  него элементы И-ИЛИ второй группы 10 и блок 3 коммутации без преобразовани , так как с выходов первого счетчика 7 через открытые дл  него элементы И-ИЛИ первой группы 9 на входы дешифратора 13 подаетс  нулевой код в сопровождении сигнала на входе 6 задани  режима. После этого сигналом модификации адреса, поступающим на вход 4, модифицируетс  адрес за;писи, формируемый блоком 2 формировани  адреса, и содержимое первого счетчика 7. При записи следующего входного слова код счетчика 7 создает разрешающий сигнал на следующем (первом) выходе дешифратора 13 блока 3 коммутации, который поступает на р-й вход 17 управлени , разрешающий прохождение информации с входных информационных шин устройства на выходы 18 матрицы 14 со сдвигом на р разр дов, т. е. данные первого канала занимают место данных последнего канала, а данные остальных каналов сдвигаютс , занима  место данных предыдущего канала. Если одно из разр дных сечений блока 1 пам ти отказывает, то сечение проходит через данные нескольких каналов, упакованных в одно слово, а не через данные одного канала. Тем самым потери информации распредел ютс  между несколькими каналами. При чтении информации из устройства производитс  восстановление исходного формата данных. Дл  осуществлени  этого используетс  блок 3 коммутации. При выполнении операции чтени  считанна  из блока 1 пам ти по адресу, формируемому блоком 2 формировани  адреса, информаци  поступает через открытые дл  нее элементы И-ИЛИ второй группы 10 на информационные входы 16 блока 3 коммутации. На входы дешифратора 13 при этом поступает через элементы И-ИЛИ первой группы 9 код с выхода второго счетчика 8 в сопровождении сигнала на управл ющем входе 6 задани  режима.

Эти сигналы воздействуют на дешифратор 13 таким образом, чтобы на его выходе возбуждалс  сигнал на той шине, котора  обеспечивала бы сдвиг информации в матрице 14, привод щий данные, считанные из блока 1 пам ти, в соответствие тем, какими они поступают на информационные входы.

устройства. С выходов блока 3 коммутации восстановленные данные поступают на информационные выходы устройства. Содержимое счетчика 8 вместе с текущим адресом чтени  модифицируетс  после каждого цикла чтени  сигналом модификации адреса чтени , поступающим на вход 5 устройства.

.Г Входы информанта

а

/у.

16

Фиг.2

Claims (1)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блок памяти, адресные входы которого подключены к выходам блока формирования адреса, информационные входы блока памяти соединены с выходами блока коммутации, первый и второй входы блока формирования адреса являются первым и вторым управляющими входами устройства и соединены соответственно с входами первого и второго счетчиков, третий вход блока формирования адреса, вход управления блока памяти и вход элемента НЕ объединены и являются третьим управляющим входом устройства, выход элемента НЕ подключен к четвертому входу блока формирования адреса, отличающееся тем, что, с целью повышения надежности устройства, оно содержит две группы элементов И-ИЛИ, первые, вторые, третьи и четвертые входы элементов И-ИЛИ первой группы соединены соответственно с выходами первого счетчика, выходами второго счетчика, входом элемента НЕ, выходом элемента НЕ, выходы элементов И-ИЛИ первой группы подключены к одним входам блока коммутации, другие входы которого соединены с выходами элементов И-ИЛИ второй группы, первые,. вторые, третьи и четвертые входы которых соединены соответственно с информационными входами устройства, информационными выходами блока памяти, входом “ элемента НЕ, выходом элемента НЕ, управляющий вход блока коммутации подключен к третьему управляющему входу устройства, информационными выходами которого являются выходы блока коммутации.

   . SU ,.,.1163358

   Фиг.1