SU1642525A1 - Многофункциональный запоминающий модуль дл логической матрицы - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в матричных ассоциативных логических устройствах . Целью изобретени   вл етс  упрощение модул . Это достигаетс  за счет замены арифметических и логических блоков блоком посто нной пам ти. Модуль содержит триггер 1, мультиплексоры 2-4, элемент И 5. блок 6 посто нной пам ти, а также входы управлени  записью, типом и видом операций. Модуль позвол ет выполн ть операции записи, считывани , сдвига информации, логические и арифметические операции между строками двух записанных в матрицу массивов данных. 1 ил.. 2 табл.

Description

Ё

О

|Ь ю ел

N3 01

Изобретение относитс  к вычислительной технике и может быть использовано в матричных ассоциативных логических устройствах .

Цель изобретени  - упрощение многофункционального запоминающего модул  и в св зи с этим повышение его надежности и быстродействи .

На чертеже приведена схема модул .

Многофункциональный запоминающий модуль содержит D-триггер 1, первый 2, второй 3 и третий 4 мультиплексоры, элемент И 5, блок б посто нной пам ти.

На чертеже показаны также вход 7 управлени  записью, входы 7 стробировани  модул : в строке 8, в столбце 9 и в матрице 10; информационные входы 11-13, входы 14 и 15 переноса, входы 16 и 17 управлени  приемом информации, вход 18 задани  типа операций, вход 19 считывани , входы 20 задани  вида операций, выходы переноса 21 и информационый 22.

При построении логической матрицы осуществл ютс  следующие соединени : входы 8 и 18 всех многофункциональных запоминающих модулей строки объединены и подключены к устройству управлени  матрицей (не показано). Выход 22 каждого модул  соединен с входом 11 предыдущего модул , входом 12 последующего модул  в строке и входом 13 модул , расположенного в столбце выше. Выход 21 соединен с входом 14 предыдущего модул  и входом 15 последующего модул  в строке. У модулей, расположенных в одном столбце, объединены входы 7, 9, 16, 17, 18, 20 и подключены к устройству управлени  матрицей. Входы 10 объединены у всех модулей. На вход 13 модулей нижней строки матрицы поступают входные данные. На свободные входы 11, 12, 14, 15 запоминающих элементов крайних столбцов поданы константы.

Работа устройства по сн етс  табл. 1, в которой прин ты следующие обозначени : А - сигнал дл  выхода мультиплексора 3, В - содержимое триггера 1, С - сигнал переноса на выходе мультиплексора 4.

Во второй графе табл. 1 приведено значение сигнала на входе 19, в третьей - значение сигнала (тип операций арифметика/логика), подаваемого на вход 18, в четвертой, п той, шестой и седьмой графах табл. 1 приведены коды операций, подаваемые на входы 20; соответствующие значени  переменных С, А, В приведены в восьмой, дев той, дес той графах соответственно , значени  результата операций на выходе 22 - в одиннадцатой графе, сигнала переноса на выходе 21 - в двенадцатой граПредложенное устройство работает следующим образом.

Запись информации в триггер 1 осуществл етс  при подаче строба записи на вход

10. При этом на вход 8 выбранной строки и на вход 9 выбранного столбца матрицы подаетс  логическа  1. Информаци  на вход триггера 1 поступает через мультиплексор 2: при нулевом уровне на входе 7 - с выхода

0 22 данного элемента, при единичном - с выхода мультиплексора 3 (сигнал А), Сигнал А на входы 11-13 мультиплексора 3 поступает с выходов 22 соседнего левого, правого или нижнего модул  в зависимости

5 от кода на входах 16 и 17: 01, 10 или 11. Содержимое блока 6 (выход F, выход Р) в зависимости от кода адреса показано в табл 2. дл  пп. 1, 2 табл. 1.

Рассмотрим работу модул  в матрице.

0 Запись исходной информации можно осуществить трем  способами.

Первый способ. Информаци  подаетс  на вход 13 нижней строки матрицы. На входы модулей подаютс  коды: входы 1, 17 5 11, вход 7 - 1, входы 20 - 0000, входы 18, 19 - О. При этом в каждом модуле сигнал проходит с входа 13 на выход 22 без изменени  и одновременно поступает через мультиплексор 2 на вход триггера 1. Таким

0 образом, каждый разр д входной информации поступает на входы триггеров 1 всех модулей столбца, но запись производитс  только в ту строку и только в те разр ды этой строки, на которые по входам 8 и 9 поданы

5 сигналы разрешени  записи.

Второй способ. Первое слово исходной информации записываетс  в нижнюю строку матрицы. Затем с каждым тактом оно сдвигаетс  вверх на одну строку, а в освобо0 дившуюс  нижнюю строку записываетс  следующее слово. Управл ющие сигналы, подаваемые на входы модулей матрицы, при этом следующие: входы 16, 17 - 11, вход 7 - 1, входы 18, 19 - О, входы 20 5 0101. Сигнал разрешени  записи подаетс  при этом на все модули матрицы. Разр ды могут быть замаскированы подачей кода О на вход 8 модулей соответствующих столбцов. Этот способ позвол ет записы0 вать входную информацию с тактовой частотой , ограниченной только задержкой на врем  срабатывани  одного модул  матрицы .

Третий способ аналогичен предыдуще5 му, только запись происходит не снизу по словам, а слева и справа поразр дно. Первые разр ды всех слов записываютс  в модули первого столбца матрицы, а затем сдвигаютс . При этом в освободившийс  первый столбец записываютс  следующие

разр ды слов входной информации. Управл ющие коды при этом такие же. как при втором способе, кроме входов 16, 17, на которые нужно подать код 01 или 10 в зависимости от того, слева или справа ведетс  запись информации в матрицу.

Считывание происходит следующим образом .

Информаци  с триггеров 1 данной строки матрицы проходит через все расположенные выше запоминающие элементы на выходы 22 верхней строки матрицы. Управл ющие коды: входы 16, 17 - 11, входы 8, 9, 10,18 - О, входы 20 - 0000. На вход 19 считываемой строки подаетс  код 1, на входы 19 остальных строк - код О. Если нужно считать всю информацию, записанную в матрице, то ее можно считывать пословно с выходов - 22 верхней строки матрицы, каждый раз сдвига  информацию на одно слово вверх,

Многофункциональный элемент выполн ет операции над переменными А, В и С, приведенные в табл. 1, в соответствии с кодами, подаваемыми на входы 20 и 18. При подаче на вход 18 кода О выполн ютс  логические операции согласно третьей графе таблицы, при этом сигнал С с входа мультиплексора 4 проходит на выход 21 без изменени . При коде 1 на входе 18 модуль выполн ет арифметические операции, на выходах 22, 21 формируютс  сигналы согласно операци м в п той и шестой графах таблицы.

Сигнал С - значение переноса из левого или правого соседнего разр да. Его прохождение определ етс  кодом на входе 17: 1 - проходит сигнал с входа 15,О - проходит сигнал с входа 14,

В матрице, построенной из предложенных многофункциональных запоминающих модулей, арифметические и логические операции выполн ютс  попарно между соседними строками матрицы, в каждой из которых расположено одно слово. Результат операции запоминаетс  на месте одного из операндов.

Рассмотрим выполнение таких операций на примере арифметического сложени . Первое слагаемое записываетс  в нечетные строки матрицы, второе - в четные . На входы 18 подаетс  код 1. на входы 20- 1001. чему согласно строке 10 табл. 1 соответствует операци  А ф В фС. На входы 19 нечетных строк матрицы поступает сигнал 1, Операци  сложени  в этих строках блокируетс , вместо нее выполн етс  операци  считывани . Информаци  с триггеров 1 нечетных строк поступает на выходы 22 и далее (управл ющий код на

входах 16, 17 - 11) проходит на открытые- входы 13 модулей четных строк матрицы в качестве переменной А. На входах 19 четных строк - код О. В этих строках выпол5 н етс  операци  сложени . Результат операции через мультиплексор 2 (на входах 7 - код 1) записываетс  в триггер 1 (разрешение записи подаетс  на входы 9 всех столбцов и на входы 8 только четных строк).

0 Чтобы сложить несколько строк матрицы , надо на вход 19 нижней из них подать код 1, в ней будет выполн тьс  операци  считывани . На входы 19 остальных строк подаетс  код О. В них будет выполн тьс 

5 операци  сложени  А ф В Ф С, обусловленна  подачей на входы 20 и 18 всех столбцов матрицы управл ющих кодов 1001 и 1 соответственно, Управл ющий код на входах 16, 17 - 11. Сигнал разрешени 

0 записи подаетс  на вход 8 верхней строки, куда записываетс  результат сложени . Остальные управл ющие коды такие же, как при попарном сложении чисел.

Выполнение других арифметических и

5 логических операций отличаетс  от опера- . ции сложени  только управл ющими кодами на входах 20, сигналами на входах 18, 19 и направлением передачи информационных сигналов А и переноса С многофункцио0 нального запоминающего элемента в зависимости от управл ющих кодов на входах 16, 17.

Таким образом, предложенный многофункциональный запоминающий модуль

5 дл  логической матрицы позвол ет выполн ть операции записи, считывани , сдвига информации, логические и арифметические операции, перечисленные в табл. 1, между строками двух записанных в матрицу масси0 BOB данных.

Claims (1)

1. Формула изобретени  Многофункциональный запоминающий модуль дл  логической матрицы, содержа5 щий D-триггер, элемент И и три мультиплексора , причем С-вход D-триггерэ соединен с выходом элемента И, первый, второй и третий входы которого  вл ютс  входами стро- бировани  модул  в строке, в столбце и в

   0 матрице соответственно, D-вход D-триггера соединен с выходом первого мультиш1ексо- ра, первый информационный вход которого  вл етс  информационным выходом модул , второй информационный вход соединен

   5 с выходом второго мультиплексора, а управл ющий вход  вл етс  входом управлени  записью модул , первый, второй и третий информационные входы второго мультиплексора  вл ютс  соответствующими информационными входами модул , а первый

   и второй управл ющие входы второго мультиплексора  вл ютс  соответствующими входами управлени  приемом информации модул , первый и второй информационные входы третьего мультиплексора  вл ютс  соответствующими входами переноса модулей , а управл ющий вход третьего мультиплексора соединен с вторым управл ющим входом второго мультиплексора, отличающийс  тем, что, с целью упрощени  модул , он содержит блок посто нной пам ти , первый, второй и третий адресные входы

   которого соединены соответственно с выходами D-триггера, второго и третьего мультиплексоров , четвертый, п тый, шестой и седьмой адресные входы  вл ютс  входами задани  вида операции модул , восьмой и дев тый адресные входы  вл ютс  соответственно входом задани  типа операции и входом считывани  модул , первый выход блока посто нной пам ти соединен с первым информационным входом первого мультиплексора, а второй выход  вл етс  выходом переноса модул .

   Таблица 1

   х- Безразличное состо ние входа

   Таблица 2