SU496604A1 - Запоминающее устройство - Google Patents

Запоминающее устройство

Info

Publication number
SU496604A1
SU496604A1 SU1879970A SU1879970A SU496604A1 SU 496604 A1 SU496604 A1 SU 496604A1 SU 1879970 A SU1879970 A SU 1879970A SU 1879970 A SU1879970 A SU 1879970A SU 496604 A1 SU496604 A1 SU 496604A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
counter
output
shift
register
Prior art date
Application number
SU1879970A
Other languages
English (en)
Inventor
Валерий Николаевич Сасковец
Израйль Яковлевич Якушский
Вадим Александрович Шелков
Людмила Михайловна Мальцева
Людмила Ивановна Сакун
Original Assignee
Ленинградское Научно-Производственное Обьединение Красная Заря
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Научно-Производственное Обьединение Красная Заря filed Critical Ленинградское Научно-Производственное Обьединение Красная Заря
Priority to SU1879970A priority Critical patent/SU496604A1/ru
Application granted granted Critical
Publication of SU496604A1 publication Critical patent/SU496604A1/ru

Links

Description

(54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО
1
,-Известны запоминающие устройства (ЗУ)
;которые содержат регистр слова (числа),
(накопитель на магнитных материалах, pe-f гистр адреса и схему-уттравлени .
Известно также запоминающее устройств во, в котором к накопителю барабанного
типа еле добавлены счетчик импульсов-и схема сравнени . ,-,
Однако, это устройство используетс  неэффективно нерационального заполнени  накопител  одинаковыми кодами, так как при решении р да задач в пам ть цифро; вой вычислительной машины (ЦВМ) независимо по различным адресам записываютс 
полностью совпадающие коды, например, ис-ь ходных данных, дл  хранени  информации
требуетс  бопьигее количество элементов пам тк (2 X ft X К элементов пам ти, где , ft - разр дность числа,,Ш - разр дность адреса, К - число дорожек или блоков), су- шествуют структурные ограничени  в случае увеличени  объема пам ти ЦВМ, так как
i требуетс  увеличить не только разр дность адреса, но и подключить соответствующее
количество элементов пам ти накопител ,
неэффективно производитс  заполнение it разр дных  чеек пам ти числами, разр днос
которых меньше П.
; Цель изобретени  - увеличение информа;ционной емкости, накопител  дл  больших массивов чисел и его упрощение.
Достигаетс  это благодар  тому,что в
запоминающее устройства введены схема
запуска, схема выработки сигнала, реверсив:НЬгй счетчик со схемой вы влени  нул , ; счетчик числа с целью переполнени , ; шина стирани  и шина выработки адреса, j причем выход схемы запуска соединен с входом реверсивного счетчика и входом схемы вьфаботки сигнала, с другим входов которой соединен выход схемы вы влени  нул , с остальными входами схемы выработки сигнала соединены шина ст1фани  и выход узла управлени . Один выход схемы вьфаботки сигнала соединен с информапионным входом кольцевого накопител , а - с опрашивающими входами реверсивjioro счетчика и счетчика числа, цепь переполнени  счетчика числа соединена с сп ртветствуюшим входом узла управлени .
один вход схемы aarycjka соединен о инфор мационным выходом кольцевого накопител . а другие входы схемы запуска соединены с соответству 9щики выходами узла управлени , кодовые шины соединены с реверсив- S ным счетчиком числовые шины соединены со счетчиком числа, вход схемы сдвига ооЫ; динен jc входом счетчшса числа.
«:JO
Два выхода схемы выработки сигнала в
ависимости от управл ющих сигналов по инам стирание, считывание, запись и т схемы вы влени  нулевого состо ни  реерсивного счетчика заведены на элемент .g тирани -записи накопител , выход которого подведен через схему запуска к выходу реверсивного счетчика, а третий выход схемы выработки сигнала на опрос счетчика дачи числа и реверсивного счетчлка.20
Накопитель может .выполнен в виде сдвигающего регистра, либо в виде тела с ферромагнитным слоем, например бараба на с шаговым двигателем,
На чертеже дана схема запоминающепр 35 устройства на четыре трехразр дных числа . с накопителем в виде сдвигающего регистра.;
Предлагаемое устройство в своем соста-: ве имеет гчэнератор импульсов 1, выход ко-, торого подключен к распределителю импуль-зд сов 2 к схеме 3 выработки сдвига, работало шей в режиме счнтывани Г и выработки адреса и к схеме 4 выработки сдвига, ра-, ботаюшей в режиме записи. Выходы 5 выработки сдвига через сборку загедены 35 на приспособление 6 дл  сдвига накопител  7, а также на счетный вход счетчика 8 выдачи числа с церью переполнени  9. Накопитель 7 своим выходом св зан через схему запуска 1О со счетн ш бходом ре- 40 версивного счетчика 11, на выходе которое го установлена схема 12вы влени  нулевого, состо ни , и со схемой 13 выработки сигна-па , два выхода которой подключены на уста ,/новку в О или 1 крайнего справа разр да накопител  7 через элемент 14 стира-i ни  записи, а третий выход подведен ксчет чикам 8 и 11 дл  опроса их выходных це-J .пей и выдача кодов в кодовые шины.
Устройство с накопителем в виде сдви . гаюшего регистра имеет восемь разр дов и ; работает следующим образом.
|Р е ж и м записи.;
Все разр ды сдвига 7 наход тс  в нуле-i вом состо нии. Код числа по кодовым шинам поступает в реверскзный счетчик 11, Сигнал, fio шине запись запускает распределитель импульсов 2 и схему 4 вьфаботки сдвига и посту-
пает на вход вентил  схемы 4, такти рующие имнулглы проход т через схемь{ 5 в цепь сдвигающего регистра 7 и на .вход счетчика 8 выдачи числа, а такж схему запуска 10 на вход реверсиёного счетчика, работающего IB режиме вычитани . Регистр 7 имеет циклический Сдвиг, которы осуществл етс  справа налево,
Предположим, что в реверсивный счетчик был записан код ОЮ-З. Тогда первый импульс, выданный схемой 4 выработки г сдвига, произведет сдвиг регистра 7 на оди разр д и переведет реверсивный счэтчик 11 в состо ние .
Второй импульс, выданный схемой .4 выработки  двига, произведет сдвиг регистра еще на один разр д, установит в счетчике8 состо ние и переведет реверсивный счетчик 11 в состо ние . Это состо ние счетчика зафиксирует схема 12 вы влени  нул , котора  выдает импульс на вентиль Ио схемы 13 выработки сигнала. Вентиль И 2 в режиме запись пропус сает сигнал на вход элемента 14 записи-стирани  дл  установки состо ние If последнего в данный момент спроса разр да регистра 7,
Относительно первоначального состо ни  регистра 7 этот разр д  вл етс  вторым слева. Он подведен в данное положение двум  импульсами по цепи сдвига. Далее схемой 4 выработки сдвига должны быть выделены еще шесть импульсов, производ щих сдвиг рргистра 7 дл  установки его разр дов в первоначальное состо ние. При этом импульсы сдвига, поступа  на счетчик 8, последовательно увеличивают его содержимое на единипу. С приходом последнего, шестого Хйли восьмого с начала работы схемы 4) импульса, счетчик 8 устанавливаетс  в состо ние ООО-О и выдает импульс , переполнени  по цепи 9, блокирующий iраспределитель импульсов 2, котормй, в свою очередь, блокирует схему выработки сдвига 4,
После атого схема готова к записи следующего числа. После записи требуемого массив, чисел запись -сигнал с соответствующей ашны снимаетс .
Режим выработка адр е с а.
Подаетс  Сигнал, запускающий распределитель импульсов 2, охему выработки сдвига 3 и поступающий на вентиль HI схемы запуска 10. Реверсивный счетчик 11 и счетчик 8 должны быть установлены в ну- ; левое состо ние. Схема 3 выработки сдвиI га через схемы сборки 5 начшает выдавать импульсы на цепь 6 разр дов региорра 7 на вход с:ютчика 8. Первый тактовый импульс произведет один сдвиг регистра 7 влево на один раз р д к установит счетчик 8 в состо ние 001- 1. и далее чер еэ схему ИЛИ рхемы выработки сигнала 13 опросит выходные цепи счетчика 8 и реверсивного счетчика I Таким образом, в кодовые шины адреса . поступит код адреса l в числовые шины поступит соответствующее этому адресу число I. Следующий тактовый импульс произведет еще Один сдвиг регистра влево. ЕСЛИ крайний слева в данный момент разр  регистра 7 находилс  в единичном состо ;нии , то при сдвиге ре истра 7 с его выхо- да также выделитс  импульс, аналогично пр ;дыдущему производ щий увеличение содержи мого реверсивного счетчика 11 на единицу ;и опращивающий выходные шины счетчика и реверсивного счетчика 11. Однако, если ;крайний с%ева разр д регистра 7 находи с  не в 1 состо нии, а в О, то при сдвиге ic выхода регистра 7 импульс не выдел ет |с , содержимое реверсивного счетч1|ка не изменитс , и опроса выходных шин ревер сивного счетчика 11 и счетчика 8 не прои|зойдет . Аналогично происходит выдача кода адреса и соответствующего ему числа вс кий раз, когда с выхода регистра 7 при сдвиге его выдел етс  импульс, увеличиваю щий содержимое счетчика 1. на единицу и далее опрашивающий вьххоДные цепи счетчиJKOB 8 и 11. Всего после запуска схема 3 1 выработки сдвига выдает восемь импульсов После выдачи восьмогЬ импульса счетчик 8 из состо ни  111-7, установившегос  после выработки седьмого импульса, перейдет в состо ние , при эгок в цепи переполнени  9 образуетс  импульс, который распределитель mvJnyjibcoB 2. Распределитель импульсов, в свою очередь, блокирует охему 3 выработки сдвига. На этом режим выработка адреса заканчивае считывани  Сигнал, поступающий по шине считыва- (Ние, запускает распределитель импульсов 2 ;и cxeiviy выработки сдвига 3 и подаетс  на вход вентил  И2 схемы запуска 10 и на вход вентил  li-j схемы вьфаботки сигнала . ;13. Счетчики 8 и 11 установлены в нуле|вое состо ние. В реверсивный счетчик 11 через его кодовые шины подаетс  код адреса требуемого числа. Предположим, что по:даетс  код ОЮ-Й. Схема 3 выработки сдвига через схемы сборки 5 начинает выдавать импульсы дл  сдвига регистра 7, ко :торыеодновременно подаютс  на вход-счет6 чика 8. Условимс , что крайний слова (до начала сдвига) разр д регистра 7 находитс  IB состо нии , второй слева разр д R состо нии О, третий слева разр д - в со- I сто нии , Тогда первый импульс, выдпн1ной схемы 3 выработки сдвига, установ 1Т j счетчик 8 в состо ние и ocymecr;вит один сдвиг регистра 7 на разр д влево. ; Так как первый слева разр д регистра 7 перед началом сдвота находилс  в единичном состо нии, то при его сдвиге на выходе выделитс  импульс, который через отк) ть1й вентиль И2 и схему ИЛИ схемы запу|ска 10 поступает, на вычитающий вход реверсивного счетчика 11, измен   его сосо ние из О10-2 в OOl-l. Второй импульс, /выданной схемой 3 вьфаботки сдвиг-а, переведет счетчик 8 в состо ние и осуществит второй сдвиг регистра еще на один разр д влево. При этом на выходе цепи 6 регистра 7 импульс не по витс , так :как последний слева разр д перед вторым :сдвигом регистра находилс  в нулевом со{сто нии . Третий импульс, выданный схемой |выработки сдвига, переводит счетчик 8 в состо ние и осуществл ет третий |сдвиг регистра 7 влево еще на олин разр д . И так как в крайнем слева разр де па ред третьим сдвигом по условию з нисан  единица, то при третьем сдвиге ретистра 7 на выходе его выдел етс  импульс, который через открытый ,вентиль И2 и схему ИЛИ ;схемы запуска 10 поступает на вычитающий ;вход реверсивного счетчика 11, устанавли- ,ва  его в состо ние ООО- О. При этом (Срабатывает схема вы влени  нулевого состо ни , котора  выдает импульс, проход щий через открытый вентиль MI и схему ИЛИ схемы вьфаботки сигнала 13 и опрашивающий выходные шкны счетчика 8, 8 в этот момент содержит число 3. .Это и будет соответствовать числу, хран щемус  по адресу 010 2. После этого ; схема выработки сдвига 3 выдает еще п ть тактовых импульсов (всего 8 с момента запуска), сдвигающих регистр 7 и иэмен ющих состо ние счетчика В последовательно ,, на единицу. Последний из этих импульсов переводит счетчик 8 ь состо ние ООО-О .и вызывает образование сигнала переполне- Ни  счетчика 2 дл  блокировки распределител  импульсов, который затем блок1фу1Т схе- Му 3 выработки сдвига. После восьми сдвигов разр ды регистг)а 7 возвращаютс  в MC,- ходное состо ние. Если по условию peiiwe- мой задачи при считывании необходимо стереть инфоркацию, то одновременно с сигна- лом по шине считьшаиие подаетс  сигнал по шине ,стирание . Он открьшает ве тиль из схемы спгиало 13, -Тот ж« | импульс, что производит опрос выходных шин счетчика 8, дл  вывода искомого чио ла 13 проходит через открытый вентиль И/3 схемы выработки сигнала 13 на элемен стирани  14, копорый и осуществл ет стирание 1 ,.записанной по данному адресу, Процесс наращиваемости в устройстве па упрощаетс , так как полна  емкость устройства определ етс  числом разр дов в накопителе. Допустим, было разработано ycjTpottCTBO пам ти на 21 разр дных чи сел. По вилась необходимость увеличить массив чисел в 2 раза, т. е. довести его до чисел. Дл  этого достаточно увеличить лишь разр дность счетчика адреса, и нет нeoбxoдиf ocтй уветичивать число эг. ментов пам ти. Однако самым значительным достоинст вом устройства  вл етс .возможнйс.ть сокрашени  элементов пам ти при блочном e построении, т. е. когда параллельно рабо тают несколько устройств пам ти. Метод наращивани  пам ти блоками широко извеч стен и не может быть поатому за влен дл данного устройства.: П р е д.мет изобретени  Запоминающее устройство, содержащее кольцевой накопитель со схемой сдвига, уэел управлени , входы которого соедин ны с шиной записи,, шиной считывани  и j гёне ратором тактовых има гльсов, а выхбД| со схемой сдвига, кодовые шины, числЪвые шины, отличающеес  тем, что,, с целью увеличени  информаииоШой емкости накопител  дл  больших массивов чисел и его упрощени , в него в&едены схема эа пуска, схема вьфаботки сигнала, реверсивный счетчик со схемой вы влени  нул , счетчик числа с цёЪью перепо ненич, шина стирани  и шина вьфаботки адреса, причем выход СХ€ лы запуска соединен со выходом реверсивного счетчика и входом схемы выработки сигнала, с другим входом которой соединен выход схемы вы влени  нул , с остальными входами схемы выработки сигнала соединены шина стирани  и выход узла управлени , один выход схемы вьфаботки сигнала соединен с информационным входом кольцевого накопител , а другой - с опрашивающими входами реверсивного счетчика и счетчика числа, пеиь переполне И  счетчика числа соединена с соответчзтвующим узла управлени , один вход схемы за«. yuek соединен с информационным выходом коЛьiieBuVo накопител , а другие входы схемы запуска соединены с соотв тствующими выходами узла управлени , кодовые шины соединены с реверсивным счетчиком, число вые шины соединены со счетчиком числа, вХод схемы соединен с входом счетчика числа.
SU1879970A 1973-01-29 1973-01-29 Запоминающее устройство SU496604A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1879970A SU496604A1 (ru) 1973-01-29 1973-01-29 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1879970A SU496604A1 (ru) 1973-01-29 1973-01-29 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU496604A1 true SU496604A1 (ru) 1975-12-25

Family

ID=20541585

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1879970A SU496604A1 (ru) 1973-01-29 1973-01-29 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU496604A1 (ru)

Similar Documents

Publication Publication Date Title
JP2740063B2 (ja) 半導体記憶装置
JPH04293135A (ja) メモリアクセス方式
EP0048810B1 (en) Recirculating loop memory array with a shift register buffer
SU496604A1 (ru) Запоминающее устройство
SU1075311A1 (ru) Устройство управлени дл доменной пам ти
SU693408A1 (ru) Генератор псевдослучайных чисел
SU551702A1 (ru) Буферное запоминающее устройство
SU1437920A1 (ru) Ассоциативное запоминающее устройство
SU1203595A1 (ru) Буферное запоминающее устройство
RU1803919C (ru) Устройство дл обработки сообщений
SU1236555A1 (ru) Буферное запоминающее устройство
SU1711229A1 (ru) Запоминающее устройство
SU651416A1 (ru) Ассоциативное запоминающее устройство
SU1361566A1 (ru) Устройство адресации оперативной пам ти
JP2667702B2 (ja) ポインタリセット方式
SU1267402A1 (ru) Устройство дл выбора заданного числа повторений двоичных чисел
SU1536366A1 (ru) Устройство дл ввода-вывода информации
SU849302A1 (ru) Буферное запоминающее устройство
SU1163358A1 (ru) Буферное запоминающее устройство
SU1257700A2 (ru) Запоминающее устройство
JPS6113318B2 (ru)
SU349027A1 (ru) Запоминающее устройство
SU429466A1 (ru) Запоминающее устройствофшд
SU494745A1 (ru) Устройство дл синтеза многотактной схемы
SU1183957A1 (ru) Устройство сортировки данных