SU1183957A1 - Устройство сортировки данных - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано для сортировки цифровых данных на основе значений выделенных параметров - ключей, связанных с 5

цифровыми данными.

Цель изобретения - расширение его функциональных возможностей путем обеспечения сортировки записей по составному признаку. 10

На фиг. 1 приведена функциональная схема устройства сортировки данных; на фиг. 2 - функциональная схема блока управления циклами; на фиг. 3-5 - примерные схемы реали- 15 зации блоков формирования адреса, блока счетчиков и блока синхронизации соответственно.

Устройство содержит входной регистр 1, блок 2 формирования адре- 20 са, блок 3 счетчиков, блок 4 памяти, блок 5 синхронизации, блок 6 управления циклами, буферный блок 7 памяти, коммутатор 8.

Блок 6 управления циклами содер- 25 жит дешифратор 9 признаков сортировки, регистры 10 признаков, коммутатор 11 признаков сортировки,'регистр 12 количества данных, счетчик 13 циклов, счетчик 14 данных, дешифра- 30 тор 15 сброса, триггер 16 режима, триггер 17 синхронизации, коммутатор 18 сигнала синхронизации,. дешифратор 19 синхронизации.

Блок 2 формирования адреса содер- ₃₅ жит регистр 20 сдвига данных, регистр 21 сдвига признака, адресный регистр 22 сдвига.

Блок 3 счетчиков содержит элемент НЕ 23, элементы И 24 и 25, счетчики 26, коммутатор 27 счетчиков, дешифратор 28 счетчиков.

Блок 5 синхронизации содержит генератор 29 импульсов, элемент И.30, счетчик 31, дешифратор 32, .элемент И 33.

Входной регистр 1 служит для буферизации данных, поступающих в устройство, на время, необходимое для определения адреса их записи. 50

Блок 2 формирования адреса записи данных, поступающих в устройство, позволяет определить номер одного из М узлов блока 4 памяти, соответ- 55 ствующего значению признака или части признака, поступающих в регистр 1 данных.

Блок 3 счетчиков служит для определения второй составной части адреса размещения данных в блоке памяти, позволяет определить адрес размещения записи в выбранном с помощью блока 2 узла блока памяти.

Блок 4 памяти служит для размещения сортируемых данных в процессе их упорядочения, блок 5 синхронизации - для синхронизации работы различных блоков устройства, буфер-. ный блок 7 памяти - для буферизации данных, предназначенных для сортировки, между циклами сортировки.

_;Коммутатор 8 служит для коммутации данных на вход регистра 1 с первого входа устройства или с буферного блока 7 памяти в зависимости от этапа процесса сортировки. Блок 6 управления циклами используют для управления работой других блоков устройства на время циклической сортировки.

Устройство работает следующим образом.

Перед запуском устройства непосредственно на сортировку данных осуществляется предварительная установка всех его блоков. При подаче информации на первый и второй информационные входы блока 6 с помощью дешифратора 9 осуществляется выбор необходимых регистров и счетчиков и запись в них информации, задающей режим работы устройства. В регистры 10 признаков записываются поля признака сортировки для каждого из предстоящих циклов сортировки.

В регистр 12 записывают число, равное количеству данных, предназначенных для сортировки. После поступления сигнала сброса в счетчик 14 данных, при этом одновременно записывается информация в регистр 12, на выходе дешифратора 15 вырабатывается активный сигнал, по которому в счетчик 14 записывается информа-ί..ΐция из регистра 12.

В счетчик 13 записывают число, равное количеству циклов сортировки', одновременно устанавливается в нулевое состояние триггер 16. При этом низкий уровень с выхода триггера режима задает условия работы, для блока 4 памяти на ввод информации, для буферного блока 7 памяти - на считывание информации, для блока 3 счетчиков - на счет в прямом направлении, для блока формирования адре3 1

са - на формирование адреса по первому полю ключа сортировки. При поступлении сигнала с выхода триггера 16 на блок 2 формирования адреса (фиг. 3,·реализация блока 2) в него записывается информация с выхода коммутатора 11, соответствующая содержимому одного из регистров 10 признак.

Таким образом, устройство подготавливается непосредственно к упорядочиванию данных. Состояние триггера синхронизации (низкий уровень) определяет направление коммутации для коммутаторов 8 и 18 с их первых информационных входов на выходы.

На первый информационный вход коммутатора 18 сигнал синхронизации поступает с третьего входа устройства и сопровождает каждую запись, поступающую на первый информационный вход коммутатора 8. По сигналу синхронизации е выхода коммутатора 18 запускается блок 5 синхронизации.

С выхода коммутатора 8 сортируемая в данный момент запись поступает на входной регистр 1 и в блок 2 формирования адреса, где запоминается в регистре 20 сдвига данных (фиг. 4, реализация блока 2) под управлением сигнала, поступающего с первого выхода блока 5 синхронизации.

После этого со второго выхода блока 5 в. блок 2 поступают импульсы сдвига на вторые управляющие входы регистров 20 и 21 сдвига^фиг. 3, реализация блока 21 Старшие разряды регистров 20 и 21 соответственно соединены с информационным и управляющим входами адресного регистра 22 сдвига (фиг. 3), таким образом каждый раз при наличии "1" в старшем разряде регистра 21 происходит запись соответствующего разряда из

,регистра 20. В результате в регистре 22 записываются только те разряды информации, хранящейся в регистре 20, которым в регистре 21 соответствуют единичные разряды, в результате на выходе регистра 22 будет код, соответствующий номеру узла памяти в блоке 4 (первая часть адреса). Старший выходной разряд регистра 21 сдвига (фиг. 3) соединен с собственным входом, таким образом регистр 21 - кольцевой регистр

. сдвига и, следовательно, после формирования первой части адреса блока 4

57 4

в регистре 21 будет исходная информация. Далее появляется сигнал на третьем выходе блока 5, который поступает через один из элементов И 24 или 25 (на фиг. 4, реализация блока 3) в зависимости от режима работы блока 4 (соответственно считывание или запись) Выбранного с помощью дешифратора 28 счетчиков (фиг. 4). на вход счетчика 26 и увеличивает (уменьшает при считывании) его содержимое на единицу, формируя при этом вторую часть адреса - адрес свободной ячейки в соответствующем (выбранном по первой части адреса) узле блока памяти 4.

Таким образом, сортируемая запись, поступающая на информационный вход бло-ка 4 памяти с выхода регистра 1, записывается по строго определенному адресу. После этого вырабатывается сигнал на четвертом вйходе блока синхронизации, который переводит блок 5 в состояние ожидания сигнала запуска извне - сигнала запуска, сопровождающего очередную запись, поступающую на первый информационный вход коммутатора 8. Количество записей, которые может сортировать устройство, определяется количеством ячеек памяти в одном из М узлов блока памяти (где М максимальное значение поля признака, по которому на данном этапе ведется сортировка).

При поступлении сортируемых записей на вход коммутатора 8 (фиг. 1) сигнал синхронизации записи с выхода коммутатора 18 (фиг. 2) поступает на счетный вход счетчика 14, уменьшая его содержимое на единицу. Когда все записи, предназначенные для сортировки, поступят в устройство сортировки, на выходе счетчика 14 сформируется нулевой код и дешифратор сброса выработает на своем выходе сигнал, по которому триггер 16 режима поменяет свое состояние на противоположное, а •в счетчик 14 запишется код из регистра 12, равный количеству сортируемых записей. Таким образом, блок 6 управления циклами готов к подготовке нового цикла работы устройства. Кроме того, при смене состояния триггера 16 на его выходе сформируется ^; сигнал, который переведет триггер 17 в единичное состояние. При этом

5

1 183957

6

сигнал с выхода триггера 17 в даль-: нейшем коммутирует на выходы комму- , ^:таторов8и 18^: сигналы с их вторых информационных входов. Тем самым достигается прохождение сортируемых записей с выхода блока 7 через коммутатор 8 на входы блоков 1 и 2, а также прохождение сигнала синхронизации с четвертого выхода блока 5 синхронизации, который соответствует моменту окончания обработки очередной записи, через коммутатор 18 на вход счетчика 14 и вход запуска блока 5. Сигнал с выхода триггера 16 поступает также на счетный вход счетчика 13, уменьшая его содержимое на единицу. Код на выходе счетчика 13 задает С помощью коммутатора 11 поле признака, по которому необходимо вести сортировку в данном цикле. Код с выхода счетчика 13 поступает на вход дешифратора 19. На выходе дешифратора 19 активный сигнал сформируется только тогда, когда на выходе счетчика 13 появится нулевой код и Пройдены все циклы сортировки. Сиг нал с выхода дешифратора 19 переведет триггер 17 в исходное состояние. При этом снова на выходы коммутаторов 8 и 18 информация поступает с первого информационного входа и работа устройства по сортировке

₅ записанных в него данных завершена.

После окончания каждого из циклов сортировки, когда на выходе дешифратора 15 вырабатывается актив10 ный сигнал и триггер 16 меняет

свое состояние на противоположное, меняется и режим работы блока 4, который начинает работать в режиме считывания, блока 7, который начи15 нает работать на запись, блока 3, у которого счет разрешается только в обратном направлении. Таким образом, записи рассортирования по М узлам блока 4 памяти переписы20 ваются в буферный блок 7 памяти.

При этом код на выходе счетчика 14 задает адрес записи в блоке 7. После того, как последняя запись из блока 4 будет переписана в блок

25 7, на выходе счетчика 14 появится

нулевой код и дешифратор 15 выра- , ботает активный сигнал, который изменит состояние триггера 16 на противоположное, подготовив тем

30 самым все блоки устройства к началу нового цикла сортировки.

(риг.1

1183957

Φί/г 3

ТО

фцг.5

Claims (4)

1. УСТРОЙСТВО СОРТИРОВКИ ДАННЫХ, содержащее входной регистр, выходы которого соединены с информационными входами блока памяти, адресные входы первой группы которого соединены с соответствующими выходами блока формирования адреса и информационными входами блока счетчиков, выходы которого соединены с адресными входами второй группы блока памяти, вход управления режимами которого соединен с входами управления режимом блока счетчиков и блока формирования адреса, выходы управления записью и сдвигом которого соединены соответственно

с первым и вторым выходами блока синхронизации, третий выход которого соединен с тактовым входом блока счетчиков, а четвертый выход блока синхронизации подключен к входу его сброса, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения сортировки данных по составному признаку, в него введены буферный блок памяти,

коммутатор и блок управления циклами, содержащий дешифратор признаков сортировки, η регистров признаков, где η - число признаков сортировки, регистр количества данных, счетчик циклов, коммутатор сигнала синхронизации, коммутатор признаков сортировки, счетчик данных, триггеры режима и синхронизации, дешифраторы синхронизации и сброса, причем входы признаков сортировки количества данных и циклов устройства соединены с соответствующими информационными входами регистров признаков сортировки и количества данных и счетчика циклов, управляющие входы которых подключены к соответствующим выходам дешифратора признаков сортировки, входы которого являются входами номера признака сортировки устройства, выходы регистров признаков сортировки соединены с соответствующими информационными входами коммутатора признаков сортировки, управляющие .

входы которого соединены с соответствующими выходами счетчика циклов и входами дешифратора синхронизации, выход которого соединен с входом установки в ”0" триггера синхронизации, вход установки в "1" которого соединен с прямым выходом триггера режима, синхровходом счетчика циклов и подключен к входам управления режимом блока памяти, блоков счетчиков и формирования адреса и буферного блока памяти, в блоке управления циклами управляющий вход счетчика циклов соединен с входом установки в "0" триггера режима,

811 „,1183957

инверсный выход которого соединен с собственным информационным входом, а синхровход подключен к выходу дешифратора сброса и управляющим входом счетчика данных, информационные входы которого соединены с выходами регистра количества данных, управляющий вход которого соединен с входом установки в "О" счетчика данных, выходы которого подключены к входам дешифратора сброса и адресным входам буферного блока памяти, а синхровход соединен с выходом коммутатора сигнала синхронизации и входом запуска блока синхронизации, в блоке управления циклами выход триггера синхронизации подключен к управляющим входам коммутатора сигнала синхронизации и коммутатора, информационные входы коммутатора сигнала синхронизации соединены соответственно с тактовым входом устройства и четвертым выходом блока синхронизации, выходы коммутатора признаков сортировки соединены с первой группой информационных входов блока формирования адреса, вторая группа информационных входов которого соединена с информационными входами входного регистра и выходами коммутатора, первая и вторая группы информационных входов которого подключены соответственно к информационным входам устройства и выходам буферного блока памяти, информационные входы которого соединены с выходами блока памяти.

2. Устройство по п. 1, отличающееся тем, что блок Формирования адреса содержит регистр сдвига данных, регистр сдвига признака сортировки и адресный регистр сдвига, причем вход управления записью блока формирования адреса соединен с входом управления записью регистра сдвига данных, вход управления сдвигом которого подключен к входу управления сдвигом регистра сдвига признака сортировки и является входом управления сдвигом блока формирования адреса, информационные входы регистров сдвига данных и сдвига признака сортировки являются информационными входами соответственно второй и первой групп блока формирования адреса, выходы старших разрядов регистров сдвига данных и признака сортировки

1183957

подключены соответственно к инфор- мационному и управляющему входам адресного регистра сдвига, выходы которого являются выходами блока формирования адреса, выход старшего разряда регистра сдвига признака сортировки соединен с его вторым информационным входом.

3. Устройство по п. 1, отличающееся тем, что блок счетчиков содержит элементы И и НЕ, дешифратор счетчиков, группу счетчиков и коммутатор счетчйков, причем вход управления режимом блока счетчиков соединен с первым входом первого элемента И и через элемент НЕ - с первым входом второго эле-, мента И, выходы которых соединены соответственно с суммирующими и вычитающими входами счетчиков группы, управляющие входы которых подключены к соответствующим выходам дешифратора счетчиков, входы которого являются информационными входами блока счетчиков и подключены к соответствующим управляющим входам коммутатора.счетчиков, информационные входа которых соединены с выходами соответствующих счетчиков группы, а выходы коммутатора счетчиков являются выходами блока счетчиков, тактовый вход блока счетчиков.соединен с вторыми входами первого и второго элементов И.

4. Устройство по π. 1, отличающееся тем, что блок синхронизации содержит генератор импульсов, элементы И, счетчик и дешифратор, причем выход генератора импульсов соединен с первым входом ίпервого элемента И, выход которого

соединен со счетным входом счетчика и первым входом второго элемента И_9> выход которого является вторым выходом блока синхронизации, вход запуска блока синхронизации соединен с входом установки в "О" счетчика, выходы которого соединены с входами дешифратора, первый выход которого является первым выходом блока синхронизации, второй выход подключен к второму входу второго элемента И, третий выход является третьим выходом блока синхронизации, а четвертый выход дешифратора является четвертым выходом блока синхронизации, вход сброса которого подключен к второму входу первого элемента И.

1

1183957

2