SU1203595A1 - Буферное запоминающее устройство - Google Patents

Description

3.Устройство по п.2, отличающеес  тем, что каждый логический блок содержит формирователь сигналов записи, первый элемент ИЛИ, первую и вторую группы элементов И, причем первый и второй входы формировател  сигналов записи  вл ютс  первым и вторым управл ющими входами блока, третьим управл ющим входом которого  вл етс  первый вход первого элемента И второй группы, причем выход первого элемента ИЛИ подключен к третьему входу формировател  сигналов записи, выход которого соединен с первыми входами элементов И первой группы , второй вход каждого из которых, кроме первого, подключен к выходу предыдущего и первому входу последующего элементов И второй группы, вторые входы которых соединены с вторым входом формировател  сигналов записи, второй вход первого элемента И первой группы подключен к третьему входу первого элемента И второй группы и первому входу первого элемента ИЛИ, другие входы которого соединен с третьими входами одноименных элементов И второй группы, выход формировател  сигналов записи и выходы элементов И второй группы  вл ютс  соответственно управл ющим выходом и одними из выходов блока, входами и другими выходами которого  вл ютс  соответственно входы первого элемента ИЛИ и выходы элементов И первой группы.

4.Устройство по пп. 1-3, отличающеес  тем, что блок считывани  содержит форИзобретение относитс  к вычислительной технике, в частности к регистровым запоминающим устройством и может примен тьс , например, дл  буферизации данных, поступающих одновременно от различных датчиков в параллельном коде.

Цель изобретени   вл етс  расщирение функциональных возможностей устройства за счет осуществлени  в нем записи нескольких информационных слов при одновременном считывании из него информационного слова.

На фиг.1 изображена функциональна  схема предложенного устройства; на фиг.2 и фиг.З - функциональные схемы наиболее предпочтительных вариантов выполнени  блока записи и блока считывани  соответственно .

На схеме устройства (фиг.1) обозначены управл ющие входы 1-3, вход 4 сброса устройства, информационные 5 и управл ю- u-iHe 6 входы, индикаторные 7 и информационные 8 выходы устройства. Предложенмирователь сигналов считывани , блоки сравнени , регистры номера слова, второй элемент НЕ, третью и четвертую группы элементов И, группу элементов задержки и второй элемент ИЛИ, причем первые входы регистров номера слова и входы элементов задержки группы  вл ютс  одними из управл ющих входов блока считывани , информационными входами которого  вл ютс  первые входы элементов И третьей группы, второй вход каждого из которых и первый вход одноименного элемента И четвертой группы соединены с выходом одноименного блока сравнени , первый и второй входы которого подключены к выходам одноименного регистра номера слова, управл ющий вход которого соединен с выходом второго элемента НЕ, а второй вход - с выходом одноименного элемента задержки группы, третьи входы блоков сравнени  и вход элемента задержки подключены к выходу формировател  сигналов считывани , вход которого соединен с входом второго элемента НЕ, выходы элементов И третьей группы подключены к входам второго элемента ИЛИ, выход которого и выход элемента задержки  вл ютс  соответственно информационным и управл ющим выходами блока считывани , выходами сброса которого  вл ютс  выходы элементов И четвертой группы, вторые входы которых, четвертые входы блоков сравнени  и вход формировател  сигналов считывани   вл ютс  соответственно другими управл ющими входами блока считывани .

ное устройство содержит входные регистры 9, регистры 10 данных, выходной регистр 11, блок 12 записи, блок 13 считывани , формирователь 14 тактовых импульсов, пер- вую 15 и вторую 16 группы элементов ИЛИ.

Блок 12 записи (фиг. 2) содержит первую 17 и вторую 18 группы триггеров,логические блоки 19, формирователь 20, потенциального сигнала, первый элемент НЕ 21,

группы дополнительных элементов ИЛИ 22.

Каждый логический блок 19 содержит

первую 23 и вторую 24 группы элементов И,

первый элемент ИЛИ 25 и формирователь 26

сигналов записи.

Блок 13 считывани  (фиг. 3) содержит

второй элемент НЕ 27, блоки 28 сравнени , регистры 29 номера слова, третью 30 и четвертую 3 группы элементов И, группу элементов 32 задержки, элемент 33 задержки, второй элемент ИЛИ 34 и формирователь 35 сигналов считывани .

На фиг. 3 и фиг. 1 обозначены также информационные входы 36, управл ющие

входы 37 и 38, информационный 39 и управл ющий 40 выходы блока 13 считывани .

На фиг. 1 и фиг. 2 обозначены также тактовый вход 41, управл ющие выходы 42, управл ющие входы 43 и 44 и группы выходов 45 блока 12 записи.

Предложенное устройство работает следующим образом.

Каждое информационное слово, представленное параллельным двоичным кодом, поступающее в устройство, содержит разр ды информации,разр ды номера слова, разр ды номера входа 5, по которому поступило это слово, и разр д маркера, всегда равный единице.

Перед началом работы через вход 4 по- ступас импульс сброса, по заднему фронту которого устанавливаютс  в нуль все разр ды , включа  разр д маркера, регистров 9-11, и запускаетс  формирователь 14, который через промежуток времени, равный времени установки в нуль регистров 9-11 начинает формировать на своем выходе непрерывную серию одинаковых пр моугольных импульсов с одинаковой скважностью.

Наличие (также и после сброса) уровн  логического нул  в разр де маркера (на выходе 7) любого регистра 9 указывает на то, что этот .регистр 9 свободен дл  записи очередного информационного с.юва через соответствуюн ий вход 5 по переднему фронту сигнала, ноступаюн ему через соответствующий вход 6, а по заднему фронту этого же сигнала информационное слово перепи- олваетс  на выходы регистра 9.

При наличии информационного слова на его выходах присутствуют байты информации , номера слова, номера входа 5 и уровень «единицы в разр де маркера на входе 43 блока 12.

Запись слова в каждый регистр 9 производитс  независимо от состо ни  других регистров 9. По каждому тактовому импульсу на выходе формировател  14 блок 12 формирует сигнал записи на соответствующем регистру 9 выходе в группе выходов 45, одноименной со свободным регистром 10, который определ етс  по наличию логического нул  на выходе 44 свободного регистра 10. По переднему фронту этого сигнала записи в свободный регистр 10 записываетс  информационное слово из регистра 9, которое переписываетс  на выходы регист)а 10 по заднему фронту сигнала записи. При этом на выходе 36 присутствуют байты информации , на выходе 38 - байты номера слова и номера входа 5, а в разр де маркера на выходе 44 - уровень логической единицы .

Запись в любой регистр 10 происходит независимо от состо ни  других регистров 10 и осуществл етс  в течение одного тактового импульса. Если свободного persicTpa 10 нет, то слово остаетс  в регистре 9 до момента освобождени  регистра 10 после считывани  информации из устройства.

0

Одновременно с записью информации в регистр 10 на соответствующем выходе 42 блока 12 формируетс  импульс, по заднемч фронту которого через элемент ИЛИ 16 сбрасываетс  регистр 9, при этом на выходе 7 по вл етс  сигнал «О, указывающий, что соответствующий регистр 9 свободен дл  записи в него очередного слова.

Считывание слова из любого регистра 10 производитс  но сигналу, поступаюп1ему

0 через вход 1 в блок 13 при наличии на вхо де 3 кодов номера слова и номера входа 5, которые сравниваютс  в блоке 13 соответственно с кодами номера слова и номера входа 5 на выходе 38 каждого зан того регистра 10. При совпадении этих кодов информа ци  с выхода 36 соответствующего регистра 10 переп1 сываетс  через блок 13 в регистр 11. При этом все разр ды этого регистра 10 сбрасываютс  в нуль по задпему фронту сигнала, формируемого блоком 13 на выходе одноименного элемента ИЛИ 15, если на входе 2 есть уровень логической единицы (при отсутствии которого регистр 10 после считывани  не сбрасываетс  в нулевое состо ние и информагш  из него может быть повторно считана).

5 В регистр 11 информаци  записываетс  с входов 39 по переднему фронту сигнала на входе 40. по заднему фронту которого байты информации переписываютс  на выход 8 устройства.

Выбор свободного регистра 10 осуществ0 л етс  следуюпи1м образом в блоке 12. С выхода 44 регистра 10 значение маркера поступает на вход одноименного триггера 18 (фпг. 2), с выхода которого значение .маркера поступает на входы одноименных элементор, И 23 и 24 и одноименные входы элементов

ИЛИ 25 всех блоков 19 через соответствующие элементы ИЛИ 22.

С выхода формировател  20 поступает сигнал логической единицы, который присутствует в течение всего времени работы устройства.

На выходе каждого триггера 17 устанавливаетс  значение маркера зан тости о,:.поименно1-о pei-истра 9. При наличии па выходе како1Ч)-лпбо триггера 17 уровн  «1 сигнал с выхода формировател  20 пере5 даетс  через элементы И 24 одноименного блока 19 (при наличии на третьих входах элементов И 24 уровней логической единицы) до того элемента И 24, на третьем входе которого присутствует «О.

Формирователь 26 формирует сипгз,

записи то.чько при наличии уровн  «1, поступающего с выхода одноименного тригге- ia 17. и при наличии уровн  единппы, но ступающего с выхода элемента ИЛИ 25 (что указывает  а наличие свободного дл  записи, регистра 10).

5 Таким образом, сигнал записи с выхода формировател  26, одноименного с выбранным триггером 17, пройдет только через один лз элементов И 23 на выход из группы

выходов 45, одноименной со свободным регистром 10.

Формирователи 26 запускаютс  тактовым импульсом от формировател  14, и каждый формирует сигнал записи с такой минимальной длительностью, чтобы можно было записать слово в свободный регистр 10. Длительность тактового импульса выбираетс  такой, чтобы в течение его могла осуществл тьс  запись информационных слов во все

8

I

Фиг. 1

свободные регистры 10 со всех регистров 9, поэтому задний фронт сигнала записи последнего формировател  26 совпадает с задним фронтом тактового импульса.

Таким образом, в описываемом устройстве осуществл етс  пр мой доступ при считывании информационного слова с заданным номером без сдвига других слов, хран щихс  в устройстве, одновременно с записью в него новых информационных слов.

Фиг.З

Claims (4)

1. БУФЕРНОЕ ЗАПОМИНАЮ-

ЩЕЕ УСТРОЙСТВО, содержащее регистры данных, входные регистры, выходной регистр, блок записи, блок считывания и первую группу элементов ИЛИ, выходы которых подключены к входам сброса регистров данных а первые входы соединены с входом сброса выходного регистра, выход которого является информационным выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет осуществления в нем записи нескольких информационных слов при одновременном считывании из него информационного слова, в него введены формирователь тактовых импульсов и вторая группа элементов ИЛИ, причем тактовый вход, блока записи соединен с выходом формирователя тактовых импульсов, вход которого подключен к входу сброса выходного регистра и первым входам элементов ИЛИ второй группы, вторые входы которых соединены с одними из выходов блока записи, а выходы — с входами сброса входных регистров, выходы которых подключены к одноименным информационным входам регистров данных, а индикаторные выходы — к одним из входов блока записи, каждая группа других выходов которого соединена соответственно с управляющими входами одноименного регистра данных, информационные выходы регистров данных подключены к информационным входам блока записи, одни из управляющих входов которого соединены соответственно с выходами номера слова регистров данных и с индикаторными выходами регистров данных и другими управляющими входами блока записи, входы сброса регистров данных подключены к выходам элементов ИЛИ первой группы, вторые входы которых соединены с выходами сброса блока считывания, информационный и управляющий выходы которого подключены к входам выходного регистра, другие управляющие входы блока считывания являются одними из управляющих входов устройства, информационными входами которого являются входы входных регистров, индикаторные выходы которых являются индикаторными выходами устройства, другими управляющими входами и входом сброса которого являются соответственно управляющие входы входных регистров и вход формирователя тактовых импульсов.

2. Устройство [ίο π. 1, отличающееся тем, что блок записи содержит первый элемент НЕ, логические блоки, формирователь потенциального сигнала, группы дополнительных элементов ИЛИ, первую и вторую группы триггеров, установочные входы которых являются управляющими входами блока, а входы запуска соединены с выходом первого элемента НЕ, вход которого и пер'вые управляющие входы логических блоков являются тактовым входом блока, причем выходы триггеров первой группы соединены с вторыми управляющими входами логических блоков, третьи управляющие входы которых подключены к выходу формирователя потенциального сигнала, входы каждого логического блока, кроме последнего, соединены с выходами дополнительных элементов ИЛИ одноименной группы, первые входы которых подключены к выходам дополнительных элементов ИЛИ последующей группы, второй вход первого и вторые входы других дополните явных элементов ИЛИ каждой группы соединены соответственно с вторыми управляющими входами и с одними из выходов последующего логического блока, входы последнего логического блока подключены к выходам триггеров второй группы, одноименные другие выходы логических блоков ян ляются группой выходов блока .πιπποκ. управляющими выходами которого являю·:····; управляющие выходы логических όποι -i.r

3. Устройство по п.2, отличающееся тем, что каждый логический блок содержит формирователь сигналов записи, первый элемент ИЛИ, первую и вторую группы элементов И, причем первый и второй входы формирователя сигналов записи являются первым и вторым управляющими входами блока, третьим управляющим входом которого является первый вход первого элемента И второй группы, причем выход первого элемента ИЛИ подключен к третьему входу формирователя сигналов записи, выход которого соединен с первыми входами элементов И первой группы, второй вход каждого из которых, кроме первого, подключен к выходу предыдущего и первому входу последующего элементов И второй группы, вторые входы которых соединены с вторым входом формирователя сигналов записи, второй вход первого элемента И первой группы подключен к третьему входу первого элемента И второй группы и первому входу первого элемента ИЛИ, другие входы которого соединен с третьими входами одноименных элементов И второй группы, выход формирователя сигналов записи и выходы элементов И второй группы являются соответственно управляющим выходом и одними из выходов блока, входами и другими выходами которого являются соответственно входы первого элемента ИЛИ и выходы элементов И первой группы.

4. Устройство по пп. 1—3, отличающееся гем, что блок считывания содержит фор мирователь сигналов считывания, блоки сравнения, регистры номера слова, второй элемент НЕ, третью и четвертую группы элементов И, группу элементов задержки и второй элемент ИЛИ, причем первые входы регистров номера слова и входы элементов задержки группы являются одними из управляющих входов блока считывания, информационными входами которого являются первые входы элементов И третьей группы, второй вход каждого из которых и первый вход одноименного элемента И четвертой группы соединены с выходом одноименного блока сравнения, первый и второй входы которого подключены к выходам одноименного регистра номера слова, управляющий вход которого соединен с выходом второго элемента НЕ, а второй вход — с выходом одноименного элемента задержки группы, третьи входы блоков сравнения и вход элемента задержки подключены к выходу формирователя сигналов считывания, вход которого соединен с входом второго элемента НЕ, выходы элементов И третьей группы подключены к входам второго элемента ИЛИ, выход которого и выход элемента задержки являются соответственно информационным и управляющим выходами блока считывания, выходами сброса которого являются выходы элементов И четвертой группы, вторые входы которых, четвертые входы блоков сравнения и вход формирователя сигналов считывания являются соответственно другими управляющими входами блока считывания.