SU1594521A1 - Устройство дл сортировки чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - повышение быстродействи . Устройство содержит стековые блоки пам ти (СБП) 1 и 2, операционные регистры 3-6, элемент сравнени  7, дешифраторы 8,9, элементы НЕ 10,11, группу регистров 12.1-12.N+1, где N - количество сортируемых чисел, блок управлени  13, вход 14 запуска, выход 15 окончани  работ. Сортируемый массив размещаетс  в регистрах 12. Происходит перезапись отсортированной части массива из СБП 2 в СБП 1, пока не будет найдено место, в которое следует поместить очередной элемент сортируемого массива. 1 ил.

Description

е

от

со

4;:

сл

ю

Изобретение относитс  к вычислительной технике и может быть использовано при реализации технических средств ЭВМ и систем обработки информации .

Цель изобретени  - повышение быстродействи .

На чертеже приведена схема устройства .

Устройство содержит стековые блоки пам ти (СБП) 1 и 2, операционные регистры 3-6, элемент 7 сравнени , дешифраторы 8 и 9, элементы НЕ 10 и И1, группу регистров 12,-12| , где п - количество сортируемых чисел, блок 13 управлени  , вход 14 запуска |устройства и вход 15 окончани  рабо- :ты устройства. Выходы 1 6.j-16 блока 13 управлени  соединены соответственно с управл ющим входом элемента :7 сравнени , входами разрешени  счи тывани  и записи операционных ре- :гистров 3-6, входами записи регист- :ров группы 12, входами Иачалр операции , Запись и Чтение СБП 1 и 2, стробирующими входами дешифраторов 8 и 9. Входы блока 13 управ- ;лени , подсоединены к выходам дешифраторов 8 и 9, элементов НЕ 10 и 11, :элемента 7 сравнени , выходам Конец операции СБП 1 и 2, выходу (т-И)-го разр да (т - количество разр дов- , сравниваемых чисел) регистра 3. Блок ;13 может, быть выполнен по известной схеме микропрограммного управлени , ; Устройство, работает следую1Ц1Ш об I разом.

Первоначально сортируемые числа записываютс  в регистры, и после сигна.ла по входу 14 происходит их сдвиг в сторону регистров 12 с М1ад- шими номерами, при этом первое из чисел оказываетс  в регистре 3, З.ате осуществл етс  сравпение чисел, наход щихс  в регистрах 3 и 4. Если (РЗ) (Р4), то (Р4) (число, наход щеес  в регистре А) переписываетс : в регистр 5 и в верпыну СБП 1. После окончани  операции записи (что фиксируетс  сигналом па шине 177) число (РЗ) записьшаетс  в регистр 4, а исходный массив в регистрах вновь сдвигаетс  и происходит сравнение (РЗ) и (Р4).

В cj-гучае, если (РЗ) У (Р4) ,то (Р4) записываетс  в регистр б, а затем в СБП 2. Число из СБП 1 записываетс  в регистр 5 и затем в ре

гистр 4. Далее, происходит сравнение (Р4) и (РЗ). Если (Р4) (РЗ), то описанна  последовательность операций повтор етс , если же (Р4) if (РЗ), то (Р4) записьшаетс  в СБП 1. Затем в СБП 1 переписываетс  (РЗ) через регистры 4 и 5, а затем - содержимое СБП 2, кроме последнего числа, причем момент окончани  перезаписи из СБП 2 в СБП 1 определ етс  дешифратором 9. После сдвига исходного массива чисел в регистрах 12 работа устройства повтор етс .

После поступлени  в регистр 3 числа , в (т+1)-м разр де которого находитс  единица (вначале это число было записано в регистре 12,,), (Р4) записываетс  в СБП 1, а затем туда же переписьшаетс  и содержимое СБП 2j после чего на выходе 15 формируетс  сигнал окончани  работы устройства

Claims (1)

1. 25 Формула изобретени 

   Устройство дл  сортировки чисел, содержащее группу из п регистров, где П количество сортируемых чисел и элемент сравнени , причем выходы разр дов . регистра, где i - 2,3 5... ,11, соединены с сортветст- вугощими информационными -входами t ()°-ro регистра, входы синхронизации всех регистров группы объединены , о т л и ч а ю щ е е с   тем, что,

   с целью повышени  быстродействи ,

   , в него введены первьй и второй стековые блоки пам ти, первый и второй дешифраторы, первьй и второй элементы НЕ, четыре операционных регистра , блок управлени , а таюке (п+1)-й регистр группы, выходы разр дов которого соединены с соответствующими информационньши входами п-го регистра группы, выходы разр дов первого регистра группы соединены с соответствующими информационными входами , первого операционного регистра, выходы разр дов которого соединены с со- ответствуюЕщми информационными входами первой группы элемента сравнени  и второго операционного регистра, выходы разр дов которого соединены с соответствующими информационными входами второй группы элемента срав- и с соответствующими информационными входами первой группы третьего и четвертого операционных регистров.

   0

   5

   0

   5

   0

   5

   5 159

   выходы разр дов которых соединены с соответствующими информационными вхо дами соответственно второй и третьей групп второго операционного регистра, а также с информационными входами соответственно первого и второго стековых блоков пам ти, информационные выходы которых соединены с вторыми информационными входами соответственно третьего и четвертого операционных регистров, выходы разр дов третьего операционного регистра соединены с информационными входами третьей группы четвертого операцион

   ного регистра, выходы разр дов адреса стековых блоков пам ти соединены с соответствующими входами соответственно первого и второго дешифраторов выходы которых соединены соответственно с первым и BTopfciM входами блока.управлени  и через соответственно первый и второй элементы НЕ - с третьим и четвергьш входами блока управлени , п тьш и шестой входы которого подключены соответственно к первому и второму выходам элемента сравнени , управл ющий вход которого подключен к первому выходу блока управлени ,, выходы с второго по п - тый которого соединены с входами

   16

   разрешени  считывани  соответственно с первого по четвертьй операционных регистров, шестой выход блока управлени  соединен с входом записи первого операционного регистра и всех регистров группы, седьмой, восьмой и дев тый выходы блока управлени  соединены с входами записи (соответственно второго, третьего и четвертого операционных регистров выходы с дес того по п тнадцатый блока управлени  соединены соответственно с входами Начало операции, Запись и Чтение первого и второго стековых блоков пам ти, выходы Коней операции которых соединены ответственно с седьмым и восьмым входами блока управлени , шестнадцатый

   и семнадцатый выходы которого соединены со стробирующими входами соответственно первого и второго дешифраторов , вход запуска устройства и выход (т+1)-го разр да первого операционного регистра, где m - количество разр дов сорт1фуемых чисел, соединены соответственно с дев тым и дес - тым входами блока управлени , восемнадцатый выход которого  вл етс 

   выходом окончани  работы устройства.