SU1160472A1 - Буферное запоминающее. устройство - Google Patents

Description

Известно запоминающее устройство (ЗУ), содержащее счетчик адреса чтения, счетчик адреса записи, , выходы которых через коммутаторы соединены с адресными входами накопи- Ю теля ЗУ [Ί X

Недостатком этого устройства является необходимость слежения за порядком обращения в такое буферное ЗУ с тем, чтобы .предотвратить ситуации 15 считывания еще не записанной информации и записи информации в ячейку памяти, которую еще не освободили от записанной ранее информации.

Известно буферное запоминающее 20 устройство, содержащее дополнительно специальные схемы для контроля заполнения накопителя [2].

Недостатком этого устройства является невозможность использования его в тех случаях, когда необходимо хранение данных нескольких буферных зон.

Наиболее близким к изобретению по технической сущности является буферное запоминающее устройство, содержащее оперативный накопитель информации, информационные входы и выходы которого подключены соответственно к выходам первого и к информационным входам второго регистров данных, управляющие входы которых подключены соответственно к первому и второму выходам блока управления, выходы второго регистра данных являются выходами устройства, информационные входы первого регистра данных являются информационными входами первой группы устройства, третий и четвертый выходы блока управления подключены к управляющим входам регистра адреса, входы которого являются адресными входами устройства, выходы регистра адреса

2

подключены к адресным входам” оперативного накопителя информации, управляющий вход которого подключен к пятому выходу блока управления, входы первой группы блока управления являются управляющими входами устройства Гз].

Недостаток известного устройства заключается в том, что при необходимости считывания информации не подряд, а через определенное число информационных слов, например .через одно, два, три и т.д., приходится проводить дополнительные обращения к накопителю. Это снижает быстродействие буферного запоминающего устрой ства.

Целью изобретения является повышение быстродействия буферного запоминающего устройства.

Указанная цель достигается тем, что буферное запоминающее устройство, содержащее оперативный накопитель информации, информационные вхо25 ды и выходы которого подключены соответственно к выходам первого и к информационным входам второго регистров данных, управляющие входы которых подключены соответствен30 но к первому и второму выходам блока управления, выходы второго регистра данных являются выходами устройства, информационные входы, первого регистра данных являются информацион35 ными входами первой группы устройства, третий и четвертый выходы блока управления подключены к управляющим входам регистра адреса, входы которого являются адресными входами устройства, выходы регистра адреса подключены к адресным входам оперативного накопителя информации, управляющий вход которого подключен к пятому выходу блока управления, входы первой группы блока управления являются управляющими входами устройства, содержит регистр кода пересчета,информационные входы которого являются информационными входами второй труп3

1160472

4

пы устройства, выходы и управляющий вход регистра кода пересчета подключены соответственно к входам второй группы блока управления и к шестому выходу блока управления.

Кроме того, блок управления содержит постоянный накопитель информации, регистр адреса, генератор, мультиплексор и блок пересчета, группа входов которого является входами второй группы блока управления, выход блока пересчета подключен к управляющему входу мультиплексора, информационные входы первой группы которого являются входами первой группы блока управления, инфор-г мационные входы второй группы мультиплексора подключены к выходам первой группы постоянного накопителя информации, выходы мультиплексора подключены к информационным входам первой группы регистра адреса, информационные входы второй группы которого подключены к выходам второй группы постоянного накопителя информации, управляющий вход регистра адреса подключен к выходу генератора, первый и второй входы блока пересчета подключены к соответствующим выходам третьей группы постоянного накопителя информации, третий, четвертый, пятый, шестой, седьмой и восьмой выходы третьей группы постоянного накопителя информации являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока управления.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - блок-схема блока управления· на фиг. 3 - блок-схема блока пересчета.

Устройство содержит регистр 1 данных, магистральные шины 2, управляющий выход 3 блока 4 управления, входы 5 блока 4 управления, оперативный накопитель,6 информации, выходы 7 блока 4 управления, регистр 8 ,

данных, выход 9 блока 4 управления, регистр 10 адреса, выходы 11 и 12 блока 4 управления, регистр 13 кода пересчета, вход 14 и выход 15 блока 4 управления.

Блок 4 управления содержит мультиплексор 16, регистр 17 адреса, постоянный накопитель 18 информации, генератор 19, блок 20 пересчета с входами 21 и 22 и выходом 23.

Блок 20 пересчета содержит счетчик 24 и блок 25 сравнения .·

Устройство содержит также три программно-адресуемых регистра, т.е. регистр данных, регистр адреса и регистр кода пересчета. Блок 4 управления производит запись информации в тот или иной из перечисленных регистров в зависимости от управляющих сигналов, поступающих на его входы ·5 из магистрали 2.

Работа предлагаемого устройства в режиме записи информации в накопитель 6 практически не отличается от работы известных устройств. По заявке на обслуживание, поступающей из магистрали 2 на входы 5 блока 4, во входной регистр данных производится запись информации из магистрали 2 сигналом записи, поступающим из блока 4 по выходу 3, в регистр 10 адреса производится запись текущего адреса обращения из магистрали 2 сигналом записи, поступающим с выхода 11 блока 4. После этого с помощью сигналов управления, поступающих с выхода 7 блока 4, производится запись информации из регистра 1 в-накопитель 6 по текущему адресу, храняющемуся в регистре 10 адреса ЛНа этом цикл записи заканчивается.

При считывании информации из нат копителя 6 предлагаемое устройство может работать в двух режимах - режим последовательного считывания информации из накопителя 6 путем изменения содержимого регистра 10 адреса на +1 в каждом цикле считывания, и режим считывания каждого второго, третьего, ΐ-го слова информации из накопителя 6, начиная с ' какого-то начального адреса, храняющегсся в регистре 10 адреса.

В режиме последовательного считывания информации из накопителя 6 блок 4 по специальному обращению, поступающему на входы 5 из магистрали 2, производит запись начального, адреса обращения в регистр 10 с помощью сигнала записи с выхода 11 блока 4. Считывание информации из накопителя 6 по адресу, хранящемуся в регистре 10, производится с помощью управляющих сигналов, поступающих в накопитель 6 с выходов 7 блока 4. Выходная информация из накопителя 6 фокусируется в выходном регистре 8 данных по управляющему

1160472 6

сигналу с выхода 9 блока 4. В конце цикла считывания содержимое регистра 10 меняется на +1 сигналом с выхода 12 блока 4. После этого устройство готово к следующему 5

циклу считывания. В этом режиме работа предлагаемого устройства ничем не отличаето-ч от работы 'известных устройств.

Вся информация, необходимая для 10 формирования управляющих сигналов, вырабатываемых блоком 4 управления, хранится в постоянном накопителе 18. Выдача тех или иных сигналов производится в зависимости от адреса, по- 15 даваемого на адресные входы накопителя 18. Адрес фиксируется в регистре 17 адреса по переднему фронту тактовых импульсов, поступающих на ₍

вход записи с генератора 19. Адрес 20 формируется, как показано .на фиг. 2, и состоит из одной части, поступающей с выходов мультиплексора 16, и другой части, · поступающей с выходов накопителя 18. Другая часть адреса 25 заранее запрограммирована в постоянном накопителе 18. Мультиплексор управляется также сигналом с выходов постоянного накопителя 18.

Таким образом, в каждом такте - зо работы генератора 19 в регистр 17 адреса. заносится адрес следующего обращения к накопителю 18, записящий в каждом такте от того, в каком состоянии находится в данный момент накопитель 18 и от входных управляющих сигналов, поступающих на вход 5 блока 4, т.е. мультиплексор 16, регистр 17 адреса, накопитель 18 и генератор 19 образуют микропрограммный автомат. В каждом такте работы микропрограммного автомата на группах выходов накопителя 18 появляются те или иные управляющие сигналы, поступающие на выходы 3, 9, 11, 12,

15 и 7 блока 4 управления и на входы 21 й 22 блока' 20 пересчета.

Мультиплексор 16 может быть выполнен на микросхемах 133КП5, а накопитель 18 - на полупроводниковых мик-₅₀ росхемах ППЗУ 556РТ4.

Работа предлагаемого устройства в режиме считывания - редактирования информации из накопителя 6 (когда необходимо выбрать каждое ϊ-е ело-. во) отличается от режима последовательного считывания тем, что в данном режиме в регистр 13 кода пересчета заносится из магистрали 2 в двоичном коде код числа ί. с помощью сигнала записи, поступающего с выхода 15 блока 4 управления. Блок 4 вырабатывает этот сигнал записи тогда, когда на его входах 5 появляются сигналы обращения к регистру 13 кода пересчета.

После этого на входах 5 блока 4 появляются сигналы обращения к регистру 10 адреса. Блок 4 производит запись начального адреса обращения, поступающего из магистрали 2 в регистр 10 адреса с помощью сигнала записи, поступающего с выхода 11 блока 4. После завершения данных операций блок 4 выдает управляющие сигналы с выхода 7 для считывания информации из накопителя 6.

После считывания первого ι-го слова необходимо адрес, по которому производится считывание информации из накопителя 6, изменить на код числа г , чтобы произвести считывание второго -ί-го слова. Адрес меняется на величину, соответствующую двойной форме кода пересчета (числа т ). При изменении адреса предлагаемое устройство функционирует следующим образом.

Код пересчета поступает на блок -20 пересчета с входов 14 блока 4 управления. Двоичный счетчик 24 блока 20 предварительно обнулен сигналом с входа 22„ Микропрограммный автомат блока 4 управления в каждом такте своей работы выдает управляющий сигнал +1 с выхода 12 блока 4 на управляющий вход регистра 10 адреса, тем самым увеличивая его содержимое на единицу. Одновременно на счетный вход 21 счетчика 24 в каждом такте с третьего выхода накопителя 18 поступают одиночные импульсы. На управляющие входы мультиплексора 16 поступают управляющие сигналы с первых выходов накопителя 18, разрешающие прохождение на выходы мультиплексо^!ра 16 сигнала с выхода 23 блока 20 пересчета, т.е. микропрограммный автомат до тех пор пока не сработает блок пересчета находится в одном . и том же состоянии, так как адрес в регистре 17 не меняется В этом состоянии в каждом такте работы генератора 19 вырабатываются сигна- , лы +1 на регистр 10 адреса и +1 :

на счетчик 24. Когда содержимое

1160472

8

счетчика 24 равно содержимому регистра кода и пересчета, т.е. числу ;ϊ , блок 25 сравнения вьщает сигнал совпадения на один из информационных входов мультиплексора '16, 5

тем самым, изменив адрес в регистре 17,(текущий адрес обращения в регистре 10 адреса меняется к этому моменту также на число 1 , так как адрес менялся синхронно с содержи- 10 мым счетчика 24). Начиная с этого момента блок 4 управления выдает управляющие сигналы с выхода 7 для считывания информации из накопителя 6. Кроме того, с выхода 9 блока 4 15 управления выдается сигнал на управляющий вход регистра 8 для фиксирования выходной информации накопителя 6. Таким образом, задавая код пересчета ^ожно при считывании производить 20 редактирование считанной информации, т.е. считать каждое ϊ-е слово.

Введение режима считывания - редактирования с использованием кода пересчета позволяет резко повысить 25 быстродействие предлагаемогоустройтсво.

В известных устройствах при редактировании считанной информации (для того, чтобы выбрать каждое ί-:ϋ слово) необходимо произвести ί обращений к накопителю ЗУ, чтобы получить ί-е слово, т.е. быстродействие известных устройств определяется в основном·быстродействием самой медленно действующей части - накопителя ЗУ.

В предлагаемом устройстве для того чтобы считать каждое ΐ-е слово Нет необходимости ϊ раз проводить обращения к накопителю ЗУ. Введение регистра кода пересчета позволяет быстродействующему микропрограммному автомату за значительно более короткое время изменить текущий адрес, обращения к ЗУ на значение кода пересчета и после этого произвести чтение ϊ-го слова, номер которого в двоичной форме представляет код пересчета. Быстродействие предлагаемого устройства гораздо выше быстродействия известного устройства.

1160472

-------,--------I

Фиг.2

1160472

23

Claims (2)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ. УСТРОЙСТВО, содержащее оперативный накопитель информации, информационные входы и выходы которого подклю¹ чены соответственно к выходам первого и к информационным входам второго регистров данных, управляющие входы которых подключены соответственно к первому и второму выходам блока управления, выходы второго регистра Данных являются выходами устройства, информационные входы пер вого регистра данных являются информационными входами первой группы устройства, третий и четвертый выходы блока управления подключены к управляющим входам регистра адреса, входы которого являются адресными входами устройства, выходы регистра адреса подключены к адресным , входам оперативного накопителя информации, управляющий вход которого подключен к пятому выходу блока управления, входы первой группы блока управления являются управляющими

входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит регистр кода пересчета, информационные входы.которого являются информационными входами второй группы устройства, выходы и управляющий вход регистра кода пересчета подключены соответственно к входам второй группы блока управления и к шестому выходу блока управления.

2. Устройство поп. ^отличающееся тем, что' блок управления содержит постоянный накопи- . тель информации, регистр адреса, генератор , мультиплексор и блок пересчета, группа входов которого является входами.второй группы блока, управления, выход блока пересчета подключен к управляющему входу мультиплексора, информационные входы первой группы которого являются входами первой группы блока управления, информационные входы второй группы мультиплексора подключены к выходам первой группы постоянного накопителя информации, выходы мультиплексора подключены к информационным входам первой группы регистра адреса,’ информационные входы второй группы которого подключены к выходам второй группы постоянного накопителя информации, управляющий вход регистра адреса подключен к выходу генератора, первый и второй входы блока пересчета подключены к соответствующим выходам третьей группы постоянного накопителя информации, третий, четвертый, пятый, шестой, седьмой и ' . восьмой выходы третьей группы посВЦ,,,, 1160472

>

1160472 .

тоянного накопителя информации яв~ рым, третьим, четвертым,, пятым и

ляются соответственно первым, вто- шестым выходами блока управления,

1

Предлагаемое изобретение относится к вычислительной технике и может быть использовано в качестве универсального буферного запоминающего устройства. 5