RU1807523C - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройствоInfo
- Publication number
- RU1807523C RU1807523C SU4925672A RU1807523C RU 1807523 C RU1807523 C RU 1807523C SU 4925672 A SU4925672 A SU 4925672A RU 1807523 C RU1807523 C RU 1807523C
- Authority
- RU
- Russia
- Prior art keywords
- input
- read
- inputs
- outputs
- write
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в различных устройствах автоматики и вычислительной техники. Цель изобретени - упрощение устройства. Устройство отличаетс простотой схемного решени за счет упрощени блоков сравнени и уменьшени числа св зей между элементами. Устройство предназначено дл согласовани скоростей передающего и принимающего информацию устройств. Буферное запоминающее устройство содержит блок пам ти, дешифратор записи , дешифратор считывани , счетчик адреса считывани , счетчик адреса записи, счетчик адреса считывани , счетчик управлени , первый и второй элементы И, первый и второй бло.ки сравнени . 1 ил.
Description
Изобретение относитс к импульсной технике и может быть использовано в различных устройствах автоматики и вычислительной техники.
Цель изобретени - упрощение схемы устройства за счет уменьшени числа св зей .
На чертеже приведена функциональна схема устройства.
Устройство содержит блок 1 пам ти, счетчики адресов считывани 2 и записи, счетчик 4 управлени (реверсивный), дешифраторы адресов считывани 5 и записи 6, блоки сравнени 7 (все О) и 8 (все 1), элементы И 9 и 10 и соответствующие св зи.
Буферное запоминающее устройство работает следующим образом.
Перед началом работы импульс по шине УСТ приводит счетчики 2-4 в нулевое состо ние , что приводит к по влению на выходе блока 7 низкого, запрещающего считывание уровн , а на выходе блока 8 высокого , разрешающего запись уровн .. Таким образом разрешаетс запись в блок пам ти. При приходе записывающих и считывающих импульсов счетчик 4 следит за тем, чтобы его состо ние не было равно О (буфер пуст) или все разр ды не были равны 1, что указывает на переполнение буфера, при этом срабатывает блок 8, вырабатыва на выходе низкий уровень запрета записи. Таким образом, при сохранении функционального назначени буферное запоминающее устройство имеет более простую схемную реализацию.
Claims (1)
- .. . Формула изобретениБуферное запоминающее устройство, содержащее блок пам ти, дешифратор записи , дешифратор считывани , счетчик адреса записи, счетчик адреса считывани ., счетчик управлени , первый и второй элементы И, первый и второй блоки сравнени , причем входы установки счетчиков адресаел С00оXIелюСАзаписи и считывани и счетчика управлени объединены и вл ютс входом установки устройства, вход пр мого счета счетчика управлени и счетный вход счетчика адреса записи объединены и подключены к выходу первого элемента И, первый вход которого вл етс входом записи устройства, второй вход первого элемента И соединен с выходом первого блока сравнени и вл етс входом запрета записи устройства, входы первого блока сравнени соединены с соответствующими выходами счетчика управлени , выход второго блока сравнени соединен с первым входом второго элемен- ,та И и вл етс входом запрета считывани устройства, входом считывани которого вл етс второй вход второго элемента И, выход которого соединен со счетным входом счетчика адреса считывани , выходы кото050рого соединены с соответствующими входами дешифратора считывани , выходы которого соединены с адресными входами считывани блока пам ти, выходы которого вл ютс информационными выходами устройства , информационными входами которого вл ютс информационные входы блока пам ти, адресные входы записи которого соединены с выходами дешифратора записи, входы которого соединены с выходами счётчика адреса записи, отличающеес тем, что, с целью упрощени устройства, счетный вход счетчика адреса считывани соединен с входом обратного счета счетчика управлени , выходы которого соединены с соответствующими входами второго блока сравнени , причем первый блок сравнени выполнен на элементе И-НЕ, а второй блок сравнени - на элементе ИЛИ,ЗШР. СЧ (БУФ.ПУСТ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4925672 RU1807523C (ru) | 1991-01-18 | 1991-01-18 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4925672 RU1807523C (ru) | 1991-01-18 | 1991-01-18 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1807523C true RU1807523C (ru) | 1993-04-07 |
Family
ID=21568734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4925672 RU1807523C (ru) | 1991-01-18 | 1991-01-18 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1807523C (ru) |
-
1991
- 1991-01-18 RU SU4925672 patent/RU1807523C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N° 1550585, кл. G 11 С 19/00, 1988. Авторское свидетельство СССР № 1547031, кл. G 11 С 19/00, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3811117A (en) | Time ordered memory system and operation | |
KR880008324A (ko) | 2중 포트형 반도체 메모리 장치 | |
US5285415A (en) | Data counting memory card and reader | |
RU1807523C (ru) | Буферное запоминающее устройство | |
SU1387042A1 (ru) | Буферное запоминающее устройство | |
RU1817134C (ru) | Устройство разрешени конфликтной ситуаций в двухпортовом запоминающем устройстве | |
RU1807524C (ru) | Буферное запоминающее устройство | |
SU1388951A1 (ru) | Буферное запоминающее устройство | |
SU1187207A1 (ru) | Устройство дл магнитной записи | |
SU1160472A1 (ru) | Буферное запоминающее. устройство | |
RU1807522C (ru) | Буферное запоминающее устройство | |
SU1257700A2 (ru) | Запоминающее устройство | |
SU1113793A1 (ru) | Устройство дл ввода информации | |
SU1547031A1 (ru) | Буферное запоминающее устройство | |
SU1198570A1 (ru) | Запоминающее устройство | |
SU1377866A1 (ru) | Устройство дл сопр жени пам ти с процессором | |
SU1399821A1 (ru) | Буферное запоминающее устройство | |
SU1587518A1 (ru) | Устройство дл сопр жени процессора с группой блоков пам ти | |
KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 | |
SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
SU1541624A1 (ru) | Устройство дл буферизации информации | |
SU1765849A1 (ru) | Буферное запоминающее устройство | |
SU1596390A1 (ru) | Устройство буферной пам ти | |
SU1191913A1 (ru) | Устройство дл ввода-вывода информации | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации |