SU1399821A1

SU1399821A1 - Буферное запоминающее устройство

Info

Publication number: SU1399821A1
Application number: SU864163712A
Authority: SU
Inventors: Владимир Афанасьевич Антонов; Владимир Геннадьевич Александров
Original assignee: Предприятие П/Я В-2749
Priority date: 1986-12-16
Filing date: 1986-12-16
Publication date: 1988-05-30

Abstract

Изобретение относитс к вычислительной технике и предназначено дл построени буферных запоминающих устройств, информаци с выхода которых должна считыватьс в том же пор дке , в каком она поступала на вход. Целью изобретени вл етс поввппение надежности устройства. Устройство содержит регистры 1, коммутатор 2 данных , блоки 3 управлени записью, дешифратор 4, счетчик 5 адресов записи, счетчик 6 адресов чтени , коммутатор 7,адресов, элементы ИЛИ 8, 12, формирователь 9 импульсов, регистр 10 входньпс данных, ключ 12, элемент И 13, триггер 14, одновибратор 15, элемент НЕ 16. В устройстве при совпадении импульсов записи и считьшани не происходит ни потери записываемой информации , ни срыва процесса считывани из буферного ЗУ, Это позвол ет избежать потерь информации или программных потерь при ее обработке. 1 ил. с (Л ати

Description

Изобретение относитс к вычислительной технике и предназначено дл построени буферных запоминающих устройств, у которых информаци с выхода должна считыватьс в том же пр дке , в каком она поступала на вход

Цель изобретени - повьшение надежности устройства,

На чертеже изображена блок-схема устройства,

Устройство содержит регистры 1, коммутатор 2 данных, бцокн 3 управлени записью, дешифратор , счетчик 5 адресов записи, счетчик 6 адресов чтени , коммутатор 7 адресов, элемен ИЛИ 8, формирователь 9 импульсов, регистр 10 входьгх данных, элемент ИЛИ 11, ключ 12, элемент И 13, триггер 1 одновибратор 15 и элемент НЕ 16,

Устройство работает следующим образом .

Входна информаци в виде многоразр дного параллельного кода поступает на вход регистра 10 входных дан ных, При по влении импульса на входе Запись происходит запись информации в регистр 10, число в счетчике 5 адреса записи увеличиваетс на единицу . Через ключ 12 и элемент ИЛИ И импульс Запись подключает выход счетчика 5 через коммутатор 7 адресов к дешифратору 4, который в зависимости от числа в счетчике 5 подает разрешающий потенциал на соотв етству нлций блок 3 управлени записью, на другой вход которого через элемент ИЛИ 8 поступает импульс Записи (ЗП), При этом происходит запись входного слова в соответствующий регистр I и устанавливаетс в 1 маркерный разр д (на фиг, 1 обозначен как М) этого регистра 1,

При отсутствии импульса ЗП дешиф- ратор 4 через коммутатор 7 адресов подключен к выходу счетчика 6, При этом в зависимости от числа в счетчике 6 на одном из выходов дешифратора 4 по вл етс разрешающий потен- циал, который открывает соответствующий вход коомутатора 2 и подключает выходы всех разр дов, включа маркерный, соответствующего регистра 1 к информационному выходу устрой- ства. Наличие 1 в маркерном разр де сигнализирует о наличии в данном регистре 1 неиспользованной информации .

Q

j 0

5 п

5

По вление импульса на входе счи- тьшани свидетельствует о том, что происходит съем информации с выходного коммутатора 2, по его окончании необходимо извлечь информацию из следующего регистра I, Импульс считьша- ни через элемент ИЛИ 8 и через соответствующий блок 3 управлени записью запишет в маркерный разр д соответствующего регистра 1 О, так как на входе маркерных разр дов отсутствует импульс Запись, Этот О через выходной коммутатор 2 поступает на вход формировани 9 импульсов и отпирает его. Формирователь 9 импульсов представл ет собой самовозбуждающий генератор с управл ющим входом,

Непрерывна последовательность импульсов с выхода формировател 9 поступает на счетный вход счетчика 6, который считает до тех пор, пока к коммутатору 2 не окажетс подключен регистр 1, имеющий I в маркерном разр де, а формирователь 9 не окажетс запертым. Если информаци записана в несколько регистров, то с приходом импульса считывани на выходе формировате-л 9 успеет по витьс только один импульс, посредством которогЬ к выходу информации будет подключен следующий по пор дку адресов регистр I с неиспользованной информацией. Если же в регистрах 1 нет ни одного неиспользованного числа, т,е, во все маркерные разр ды записаны О, то формирователь 9 импульсов вырабатывает непрерывную последовательность импульсов ,

При наложении импульса Считывание на Запись элемент И 13 вырабатывает импульс, который устанавливает триггер 14, При этом импульс Запись: записьшает информацию в регистр 10 и устанавливает очередной адрес записи независимо от момента прихода импульса Считьшание, В момент наложени импульсов импульс Считьгоание закрьтает ключ 12, пе- рекрьтающг1Й прохождение импульса записи на элемент ИЛИ I1 и проходит на элемент ИЛИ 8, мен адрес записи на адрес считывани и перекрыва вход маркерного разр да регистров I, Происходит процесс считывани . При этом по заднему фронту импульса Считывание уерез элемент НЕ 16 осуществл ет сброс триггера, Одновибратор 15 вырабатывает поворотный импульс

313

Запись, проход щий на вход -хпсмен- та ИЛИ 1 1 и да.чее на вход элемента ИЛИ 8. Происходит процесс записи данных с регистра 10 в регистр 1 по установленному адресу на счетчике 5 адресов записи.

Таким образом, при совпадении импульсов записи и считывани не происходит ни потери записьшаемой информа- ции, ни срыва процесса считывани из буферного запоминающего устройства. Это позвол ет избежать потерь информации или програь мньгх потерь при ее обработке, что в р де применений БЗУ имеет решаюшее значение.

Claims

Формула изобретени

Буфериое запоминающее устройство, содержащее регистры, входы маркеров которых объединены и подключены к первому входу первого элемента ИЛИ и к управл ющему входу коммутатора адресов , первый и второй информационные входы которого подключены к выхо- дам соответственно счетчика адресов записи и счетчика адресов чтени , вход которого подключен к формирова- т.лю импульсов, вход которого подключен к выходу маркера коммутатора дан- ных, выходы которого вл ютс инфор- мационньи и выходами устройства, управ л ю1цие входы коммутатора данных подключены к входам управлени считыванием соответствующих блоков управле- ни записью и к соответствующему выходу дешифратора, входы которого иод

2

I

ключены к выходам коммутатора адре- 1 сов, выход первого элемента ИЛИ подключен к входам управлени записью блоков управлени записью, выходы которых подключены к входам записи соответствующих регистров, выходы которых подключены к соответствующим ин- формационнь м входам коммутатора данных , отличающеес тем, что, с целью повьщ1ени надежности, оно содержит регистр входных данных, инфор- мафионный вход которого вл етс информационным входом устройства, выход регистра входных данных подключен к информационным входам регистров, ключ, одновибратор, триггер, элемент НЕ, второй элемент ИЛИ и элемент И, первый вход которого вл етс входом считывани устройства и подключен к второму входу первого элемента ИЛИ, к первому входу ключа и к входу элемента НЕ, выход которого подключен к входу сброса триггера, вход установки которого подключен к выходу элемента И, второй вход которого вл етс входом записи устройства и подключен к входу счетчика адресов записи , к входу записи регистра входных данных и к второму входу ключа, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу од- новибратора, вход которого подключен к выходу триггера, выход второго элемента ШТИ подключен к первому входу пепвого элемента ИЛИ.