SU507897A1

SU507897A1 - Запоминающее устройство

Info

Publication number: SU507897A1
Application number: SU2083185A
Authority: SU
Inventors: Анатолий Константинович Култыгин
Priority date: 1974-12-08
Filing date: 1974-12-08
Publication date: 1976-03-25

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

/вьиюде импульс токе/который, складыва сь с импульсом тока в адресной координатной шине, производит считывание информашш с : ;рыбранного сердечника; в каждом разр де. В режиме записи по шинам записи 13 подаетс код записываемого числа, каждый разр д кото1юго воздействует на вход оответствующего коммутатора IQ, 11, 12. Если в данном разр де должна быть зш1Исана I, то коммутатор выдаёт на упра .вл ющий вход соответствующего комбинаторного переключател импульс, положение которого.во времени совпадает с импульсом записив адресной координатной шине запоминающей матрицы, В этом случае и комбинаторный переключатель формирует в выбранной адресно-разр дной шине импульс тока, совпадающий. зо времени с импульсам тока записи в адресной ищне, благодар чему выбранный сердечник перемагничиваетс , т.е. происходит запись I . Если же должен быть записан О, то коммутатор выдает управл ющий импульс со сдвигом на врем , равное длительности импульса записи в адресной координатной шине; соотве ственно сдвигаетс во времени и выходной импульс комбинаторного переключател , так

что Иеремагнйчиванй сердечников в дй MO&I запоминающей матрице не происходит, т.§. записываетс О.

Сдвиг выходного импульса (а не отсутствие его) комбинаторного переключател при записи О необходим дл восстановлени посто нной составл ющей.

Claims

Формула изобр е т е н и

Запоминающее устройство, содержащее запоминающие матрицы, выполненные на ферритовых сердечниках по системе 2, 5Д, адресные шины которых подключены через блок выборки к выходам одного регистра адреса, комбинаторные переключатели, адресные входы которых соединены с выходами другиго регистра адреса, ишны записи, отличающеес тем, что, с цеi лью упрощени устройства и повышени.:. наI дежности его работыр оно содержит коммутаторы по числу запоминающих матриц, входы которых подключены к шинам записи, а выходы - к управл ющим входам комбинаторных переключателей, выходы которых подкгаочены к соответствующим адресноразр дным щинам запоминающих матриц.