SU733021A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU733021A1
SU733021A1 SU772533893A SU2533893A SU733021A1 SU 733021 A1 SU733021 A1 SU 733021A1 SU 772533893 A SU772533893 A SU 772533893A SU 2533893 A SU2533893 A SU 2533893A SU 733021 A1 SU733021 A1 SU 733021A1
Authority
SU
USSR - Soviet Union
Prior art keywords
address
register
block
time
information
Prior art date
Application number
SU772533893A
Other languages
English (en)
Inventor
Александр Александрович Буров
Валерий Назарович Лаут
Давид Гершович Штильман
Original Assignee
Предприятие П/Я А-3162
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3162 filed Critical Предприятие П/Я А-3162
Priority to SU772533893A priority Critical patent/SU733021A1/ru
Application granted granted Critical
Publication of SU733021A1 publication Critical patent/SU733021A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Description

Изобретение относитс  к области вычислительной техники и может быть использовано при построении ферритовых запоминающих устройств 2,5D большой емкости.
Известны ферритовые запоминающие устройства (ЗУ), используемые в вычислительных системах в качестве оперативных запоминающих устройств и позвол ющие выполн ть некоторые операции с повышенным быстродействием . Эти устройства позвол ют производить последовательное считывание нескольких бит, однако это достигаетс  бла- ю годар  введению в накопитель дополнительной обмотки, с сердечниками дл  временного запоминани  с последующей перезаписью 1.
Наиболее близким по технической сущности к предлагаемому  вл етс  ферритовое запоминающее устройство 2,5D, содержащее накопитель с подключенными к нему усилителем воспроизведени  и блоками адресно-разр дной и адресной выборки, од- jo норазр дный регистр числа, подключенный к усилителю воспроизведени , и блок управлени . При работе этого устройства, в соответствии с кодом адреса, возбуждаютс  по
одному из выходов блоков адресно-разр дной и адресной выборки и организуютс  полутоки в соответствующих адресно-разр дной и адресной лини х накопител . Причем полуток в адресно-разр дную линию при считыван11И необходимо подавать по сравнению с адресным полутоком с опережением тем большим, чем большее число полувыбранных сердечников внос т искажение в считываемый сигнал. Врем  работы устройства при выполнении операции «считывание-регенераци  или «считывание-запись складываетс  из следующих величин (без учета фронтов токов и задержек в логических цеп х).
Ти. Тр + 2Тп,
где Тр - врем  раздвижки между адресноразр дным и адресным током, Тп - врем  переключени  сердечника при записи или считывании 23В современных вычислительных комплексах обмен информацией с оперативной пам тью ведетс  в основном группами по несколько слов. При последовательном обращении за N к ЗУ соответственно в N раз возрастает врем  работы ЗУ:Ти, N(Tp4-2TnX
При большом объеме ЗУ непроизводительные потери времени NTp составл ют значительную часть общего времени работы ЗУ. Если требуетс  произвести запись нескольких последовательных слов, надо последовательно считывать информацию в соответствующих сердечниках без ее распознавани .
Цель изобретени  - повышение быстродействи  устройства при выполнении операций с группами слов.
Поставленна  целы достигаетс  тем, что в запоминающее устройство, содержащее накопитель с подключенными к нему блоками выборки и блоком усилителей считывани , подключенным к регистру числа, блок управлени  и адресные шины, введены дополнительный регистр числа, счетчик и коммутатор , входы которого подключены к соответствующим выходам счетчика, блока управлени  и дополнительного регистра числа , один из входов которого соединен с выходом регистра числа, другие - с одними из выходов блока управлени , другой выход которого соединен с выходом счетчика, выход коммутатора подключен к входу одного из блоков выборки.
На фиг. 1 представлена блок-схема- запоминающего устройства; на фиг. 2 - временные диаграммы устройства.
Запоминающее устройство содержит накопитель 1, блок 2 адресно-разр дной выборки и блок 3 адресной выборки, усилитель 4 воспроизведени , одноразр дный регистр 5 числа, дополнительный регистр 6 числа, коммутатор 7, счетчик 8 последовательных обращений и устройство 9 управлени . Считанна  в устройстве информаци  и информаци  дл  задиси передаютс  по числовой щине 10 числа. По числовым шинам И, 12, 13 адреса поступает адрес обращени .
Устройство работает следующим образом. Старшие разр ды адреса, поступающие по шине 11, управл ют работой блока 2 адресно-разр дной выборки, обеспечива  выбор соответствующей адресно-разр дной шины накопител  1. -Младшие разр ды адреса , поступающие по щинам 12, 13, управл ют работой блока 3 адресной выборки, обеспечива  выбор адресных шин накопител  1. Считанна  информаци  с усилител  воспроизведени  4 поступает на - одноразр дный регистр 5 числа и на выход устройства 10. Нова  информаци , поступивща  на регистр 5 числа с шины 10, или прежн   информаци  при регенерации через допол .нительный регистр 6 числа и коммутатор 7 определ ют включение соответствующего ключа блока 3 адресной выборки, т. е. информационное состо ние записываемого сердечника определ етс  адресным током. Устройство 9 управлени  обеспечивает необходимые временные управл ющие сигналы.
При обращении к запоминающему устройству за N последовательными словами.
одновременно с командой «Пуск в устройство управлени  поступает признак групповой операции, а по шинам 11, 12, 13 поступает код адреса первого слова, младшими разр дами которого (щина 13) устанавливаетс  исходное состо ние счетчика 8. Это состо ние счетчика 8, подключенного в это врем  через коммутатор 7 к блоку 3 адресной выборки, вместе с разр дами адреса, поступающими непосредственно в блок адресной выборки по шине 12, определ ет выбор соответствующей адресной шины накопител . В соответствии с прин тым адресом возбуждаетс  сначала адресно-разр дна  шина накопител , а затем через врем  Тр возбуждаетс  адресна  шина накопител . С окончанием такта считывани  устройством управлени  вык;1ючаетс  адрес- . ный полуток в накопителе, при этом выключение адресно-разр дного полутока блокируетс . Одновременно счетчик 8 переходит в следующее состо ние и мен ет с помощью
0 коммутатора 7 выход блока адресной выборки дл  возбуждени  новой адресной линии накопител , что приводит к считыванию информации со следующего сердечника, а также производитс  перенос информации дл  регенерации (или записи вновь поступившей) первого слова в первый разр д дополнительного регистра 7 числа, выполненного , например, в виде сдвигового регистра. Сразу за первым считыванием производитс  второе, т. е. без выжидани  еще раз времени Тр, так как адресно-разр дный полуток оставалс  включенным. Аналогично производ тс  все остальные считывани : при переходе к кажддму следующему сердечнику происходит смена состо ни  счетчика 8 с одновременным переносом информации дл  за писи в соответствующие разр ды дополнительного регистра 6 числа. После окончани  считывани  последнего слова осуществл етс  смена пол рности полутока в адресно-разр дной щине накопител  и возбужд даютс  N выходов блока адресной выборки 3: при записи кода «1 соответствующий ключ открываетс , а при записи кода «О - нет. Управление ключами определ етс  содержимым дополнительного регистра 6 числа . Таким образом, блоком адресной выборки обеспечиваетс  одновременна  запись в N сердечниках по адресным координатам накопител . В результате врем  полного обращени  за N словами равно
Тц, Тр + NTn -+- Тп .
При необходимости произвести запись 2- х 4-х, 8-ми или более слов в такте считывани  устройство управлени  устанавливает нужное число разр дов дополнительного регистра 6 числа в состо ние «1 и подключает его посредством коммутатора 7 к блоку 3 адресной выборки. Благодар  одновременному срабатыванию соответствующих ключей блока 3 адресной выборки происходит одновременное перемагничивание не5
скольких сердечников. Таким образом, уже через врем  Тч после начала работы можно приступить описанным выше способом к одновременной записи новой информации во всех подготовленных сердечниках.
Благодар  введению новых узлов: счетчика , дополнительного регистра и коммутатора , а также организации управлени  записью адресным током, предложенное устройство позвол ет в два раза сократить врем  выполнени  операции «считываниезапись и и 4 раза -«стирание-запись четверки слов с учетом реальных фронтов и задержек. При этом врем  доступа не ухудшаетс .
Использование предлагаемого устройства в составе вычислительных систем позвол ет существенно повысить производительность последних и эффективность при обработке больших массивов.

Claims (2)

1.Патент Великобритании № 1292751, кл. Н 3 В, 1972.
2.Крупский А. А. Запоминающие устройства современных ЭЦВМ. М., «Мир,
1968, с. 86 (прототип).
g-P, /
7
a/
r
SU772533893A 1977-10-12 1977-10-12 Запоминающее устройство SU733021A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772533893A SU733021A1 (ru) 1977-10-12 1977-10-12 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772533893A SU733021A1 (ru) 1977-10-12 1977-10-12 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU733021A1 true SU733021A1 (ru) 1980-05-05

Family

ID=20728939

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772533893A SU733021A1 (ru) 1977-10-12 1977-10-12 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU733021A1 (ru)

Similar Documents

Publication Publication Date Title
SU733021A1 (ru) Запоминающее устройство
GB1468753A (en) Associative memory
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU1695289A1 (ru) Устройство дл вычислени непрерывно-логических функций
SU809182A1 (ru) Устройство управлени пам тью
SU507897A1 (ru) Запоминающее устройство
GB851418A (en) Improvements relating to digital computers
SU743230A1 (ru) Устройство дл временной коммутации
GB1100461A (en) Improvements in or relating to magnetic core matrix data storage devices
SU663113A1 (ru) Двоичный счетчик
SU1529287A1 (ru) Запоминающее устройство
SU231224A1 (ru) Запоминающее устройство на цилиндрических магнитных пленках
SU849193A1 (ru) Устройство дл обмена информацией
SU926712A1 (ru) Запоминающее устройство
SU496604A1 (ru) Запоминающее устройство
SU1117709A1 (ru) Запоминающее устройство
SU526023A1 (ru) Запоминающее устройство
SU799001A1 (ru) Запоминающее устройство
SU1711229A1 (ru) Запоминающее устройство
SU1022221A1 (ru) Буферное запоминающее устройство
SU1185394A1 (ru) Запоминающее устройство
SU497728A1 (ru) Дешифратор дл запоминающего устройства матричного типа
SU733020A1 (ru) Запоминающее устройство
SU1640713A1 (ru) Устройство дл поиска информации
SU1725237A1 (ru) Устройство дл селекции признаков объектов