SU926712A1 - Запоминающее устройство - Google Patents

Description

I

Изобретение относитс  к запоминаЬщим устройствам и можэт быть использовано при построении специализированных вычислительных устройств, например, дл  управлени  технологическим оборудованием.

Известно запоминающее устройство, которое допускает изменение числа разр дов в слове и числа слов в накопителе . 6 этом устройстве возможно изменение структурной организации пам ти в соответствии со спецификой применени  путем переключени  разъемов , соединенных печатным монтажом особой конфигурации, или путем изменени  проводного монтажа.

Однако в известном устройстве, вопервых ,невозможно использовать слова различной длины при решении одной задачи , во-вторых, перенастройка системы , св занна  с изменением монтажа , требует значительного времени и, таким образом, уменьшает коэффициент готовности устройства.

Наиболее близким к предлагаемому . вл етс  запоминающее устройство, содержащее накопитель, регистры адреса, коммутатор, регистр слова, блок уп- . равлени  коммутатором, шифраторы, ключи считывани  и записи, блок управлени  длиной слова и блок управлени  , причем входы накопител  подключены соответственно к выходам первого регистра адреса и первому

Claims (2)

10 выходу коммутатора, второй выход которого соединен с одним из входов регистра слова, выход второго регистра адреса подключен ко входу блока управлени  коммутатором, выходы кото15 рого соединены с управл ющими входами коммутатора, выходы блока управлени  длиной слова подключены ко входам шифраторов, выходы которых соединены соответственно с другими вхо20 дами регистра слова и одними из .входов ключей считы вани  и записи, другие входы которых соединены соответственно с выходами регистра слова и числовыми шинами, а выходы - соответствен но с числовыми шинами и вторым входом коммутатора, выходы ключей запис соединены с одними из входов ключей считывани . , Указанное устройство позвол ет ра ботать со словами переменной длины, кратной длине слога. Регистр .слова имеет разр дность, равную максимальной длине слова. При обращении к уст ройству по адресу, состо щему из адреса  чейки накопител  и адреса слог производитс  выборка содержимого . чейки накопител , хран щей выбираемый набор слогов, и коммутаци  этих слогов с выхода накопител  на входы регистра слова со сдвигом на необходимое число разр дов в соответствии с адресом слога с целью расположени  считываемых слогов в нужных разр дах выходного регистра. При записи (регенерации) производитс  обратна  коммутаци . Блок управлени  длиной слова совместно с ключами обеспечивает блокирование считывани  и записи тех слогов, которые наход тс  за пределами используемого в данный момент формата, д известном устройстве информаци  о формате или длине слова, которое в данный момент считываетс  из накопител  (записываетс  в накопитель) содержитс  в команде , например, в виде кода длины слова, помещенного в специально отве денные дл  этого разр ды, и поступает в блок управлени  длиной слова не посредственно из накопител  при считывании команды 2. Необходимость выделени  в команде разр дов дл  указани  длины операнда (или иного вида информации, храни мой в накопителе) приводит к усложнению и удорожанию аппаратуры разр дной системы накопител , что  вл етс  недостатком известного устройст ва. Цель изобретени  - упрощение устройства . Поставленна  цель достигаетс  тем что выходы первого регистра адреса подключены ко входам блока управлени  длиной слова, выходы которого соединены со входами блока управлени  . При этом накопитель содержит блок запоминающих элементов и т-ступенчатый дешифратор адреса, входы которого подключены ко входам накопител , выходы - ко входам блока запоминаю9 4 щих элементов, а выходы (т-1)-й ступени т-ступенчатого дешифратора адреса соединены со входами блока управлени  длиной слова. На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 пример реализации блока управлени  длиной слова с использованием в накопителе т-ступенчатого дешифратора. Устройство(фиг. 1)содержит первый регистр 1 адреса, накопитель 2, второй регистр 3 адреса, служащий дл  хранени  кода слога, блок управлени  коммутатором, коммутатор 5 состо щий из первой 6 и второй 7, групп элементов И, регистр 8 слова, подключенный .выходом к блоку 9. который включает ключи 10 считывани , ключи 1 1 записи и шифраторы 12 и 13 блок 14 управлени  длиной слова,блок 15 управлени , шифратор 1б, числовые шины 17- Блок И имеет выходы 18. Синхронизирующие входы шифраторов 12, 13 и 16 подключены соответственно к/ управл ющим шинам 19-21. При этом выходы регистра 1 адреса подключены ко входом блока Н, выходы 18 которого соединены со входами блока 15. I Блок Ц (фиг.2) содержит регистр 22, дешифратор 23, элементы ИЛИ , элементы И 25 элементы НЕ 26, элемент И 27- Выходы регистра 22 подключены ко входам дешифратора 23, выходы которого подключены к первым входам элементов ИЛИ 24. Каждый выход дешифратора 23 соответствует номеру элементарной зоны, на которые разбит массив  чеек накопител  2 и из которых составл ютс  зоны  чеек дл  хранени  слов одинакового формата. Ко второму входу каждого элемента ИЛИ 24, соответствующего i-й элементарной зоне, подключен выход соседнего элемента ИЛИ 24, соответствующего (+1)-й элементарной зоне. Выходы |Элементов ИЛИ 24 подключены к :первым входам элементов И 25 выходы которых объединены и подключены к первому вхбду элемента И 27- Накопитель 2 (фиг. 2) содержит дешифратор адреса, который состоит из старших ступеней 28 и младшей ступени 29 (всего m ступеней). Выходы старших ступеней подключены ко входам младшей ступени, а выходы последней - к адресным шинам блока 30 запоминающих элементов. Выходы старших ступеней , 5 23 подключены также ко вторым входам элементов И 25Описанна  схема определ ет верхнюю границу одной зоны пам ти. Если в работе используютс  слова несколь ких форматов (более двух), то дл  каждого из них отводитс  соответствующа  зона пам ти и соответствующий комплект, состо щий из регистра 22, дешифратора 23j логических элементов 24, 25, 26 и 27. В этом случае объединенные выходы элементов И 25 через элементы НЕ .6 подключены ко входам элементов И 27, соответствующих зона пам ти с. меньшими значени ми адресов Шина 31, соединенна  с выходами элементов И 25 зоны, подключена ко входам элементов НЕ 2б j-x зон, причем j j. Выходы элементов И 25 зон с номерами k j шинами 32 подклю чены к элементам НЕ 2б -й зоны. Зыход элемента И 27 подключен к единич ному входу триггера 33- X нулевому входу триггера 33 зоны подключен |выход элемента ИЛИ З, ко входам ко (торого подключены шины 35, подключен ные к выходам элементоБ И 27 остальных зон.Шина 36 с выхода элемен та И 27 (и зоны подключена ко входам элементов ИЛИ Ц остальных зон. Пр мые выходы триггеров 33 всех зон  вл ютс  выходами 18 блока Ц управлени  длиной слова. Если при работе ЦВМ используютс  слова лишь двух форматов, достаточно одного комплекта, изображенного на фиг. 2, примем логические элементы 26, 27 и 3 могут отсутствовать, а на единичный вход триггера 33 подключаетс  общий выход элементов И 25Устройство работает следующим образом . При обращении к накопителю 2 адрес  чейки, в которой располагаетс  выбираемое слово (или куда должно быть записано вводимое слово), из ре гистра 1 поступает в накопитель 2,а также в блок I управлени  длиной слова. Допустим, что накопитель 2 работает в двухтактном режиме (такими  вл ютс  матричные накопители на магнитных сердечниках с пр моугольной петлей гистерезиса). 3 первом такте под действием управл ющих сигналов блока 15 производитс  считывание содержимого выбранной  чейки по адресу из регистра 1, а также коммутаци  содержимого выбранной  чейки с помощью коммутатора 5 сог26 ласно информации из регистра 3 с целью расположени  слогов выбираемого слова в нужных, например младших, разр дах регистра 8. Блок I производит анализ значени  адреса, поступающего из регистра 1, и определение номера зоны пам ти, т.е. длины выбираемого слова. В результате возбуждаетс  один из выходов 18 блока I, соответствующий зоне пам ти, хран щей . слова данной длины. Этот сигнал поступает на вход блока 15, настраива  его на обработку слова данного формата, а также на входы шифраторов 12, 13 и 1б дл  формировани  сигналов управлени  ключами 10 и 11 и элементами регистра 8. Во втором такте производитс  регенераци  содержимого считанной  чейки по старому адресу, дл  чего слово из регистра 8 подвергаетс  обратной коммутации с помощью коммутатора 5 и поступает в накопитель 2. Одновременно возбуждаетс  шина 19 и под действием сигнала с выхода блока 14 с помощью шифратора 12 открываетс  та часть ключей 10, котора  соответствует формату выводимого числа. Через открытые ключи 10 выводимое слово поступает на шины 17 с выходов регистра 8. Если выполн етс  операци  записи слова с шин 17 в накопитель 2, то в первом такте работы устройства кроме описанных выше действий, производитс  возбуждение шины 21,в результате чего под управлением сигнала с выхода блока 14 шифратор 16 формирует код, поступающий на блокирующие входы регистра 8. Это приводит к обнулению тех разр дов регистра 8, которые соответствуют-данному формату. Во втором такте операции записи производитс  возбуждение шины 20, шифратор 13 по действием сигнала с выхода блока 14 формирует код, поступающий на входы ключей 11. Это приводит к отпиранию тех ключей, которые соответствуют данному формату, и записываемое слово с шин 17 поступает на входы элементов И 7 С выходов регистра 8 также на входы элементов И 7 дл  регенерации поступает только информаци , расположенна  за пределами данного формата, так как разр ды, наход щиес  в пределах формата, обнулены в первом такте работы устройства. Рассмотрим подробнее работу блока 14, представленного на фиг. 2.Пусть при работе ЦВМ используютс  слова п форматов. Пусть также весь массив  чеек накопител  разбит на N элементарных зон. Каждому из п форматов соответствует зона, состо ща  из нескольких элементарных зон. Адрес вер ней границы каждой зоны программным путем, например при вводе программы, заноситс  в регистр 22. Этот адрес определ ет номер старшей элементарной зоны из вход щих в данную зону слов одинакового формата. Дешифратор 23 имеет N выходов по числу элементарных зон. По вление сигнала на одном из выходов дешифратора 23 приводит к по влению сигнала на выходах всех элементов ИЛИ 2k, имеющих номера j i, где i - адрес границы дан ной зоны. На первых входах элементов И 25 с номерами j i также по вл ют с  сигналы, которые сохран ютс  до тех пор, пока не будет изменено разбиение накопител  2 на зоны, т.е. пока не изменитс  содержимое регистров 22. При обращении к накопителю 2 в такт считывани  по вл етс  си|- нал на одном из выходов старших ступеней 28 дешифратора адреса. Если адрес обращени  не превосходит наибольшего адреса i-й элементарной зоны, то на выходе соответствующего элемента И 5 по вл етс  в этот моме сигнал, который поступает на первый вход элемента И 27- Если на выходах элементов И 25 зон с номерами k i такого сигнала не возникает, то на шинах 32 присутствует нулевой сигнал У| на выходе элемента И 27 по вл етс  единичный сигнал, который переводит триггер 33 в состо ние 1. Одновременно по шине 31 на элементы НЕ 2б зон с номерами j i поступает сигнал , который запрещает отпирание j-x элементов И 27- В это же.врем  сигна по шине Зб поступает на РХОДЫ всех элементов ИЛИ 3, кроме i-ro, .перево д  все триггеры 33 кроме i-ro, з н левое состо ние. В результате в так те считывани  по вл етс  единичный сигнал на одном из выходов 18 блока 1, который сохран етс  до следующего обращени  к накопителю 3Если при работе ЦВМ какие-то из допустимых форматов слов могут не использоватьс , то а каждом из дешифраторов 23 следует предусмотреть дополнительный (Н+1)-й выход, которо му не следует ставить в соответстпие 9 28 элемент ИЛИ 2. В регистр 22, соответствующий неиспользуемому формату, следует записывать код, соответствующий возбуждению этого пустого выхода дешифратора 23Таким образом, блок h (фиг.2) в совокупности с первыми ступен ми 28 дешифратора адреса накопител  решает задачу, сходную с задачей ассоциативного поиска. Признаками  вл ютс  адреса зон в регистрах 22, а .входным словом - адрес, поступающий на вход дешифратора адреса накопител . Первые ступени 28 дешифратора адреса функционально вход т как в состав накопител  2, так и в состав блока 1. Такое многофункциональное использование , оборудовани  позвол ет сократить аппаратурные затраты на реализацию блока управлени  длиной слова и, таким образом,упростить устройство. Формула изобретени  1. Запоминающее устройство, содержащее накопитель, регистры адреса, коммутатор, регистр слова, блок управлени  коммутатором, шифраторы, ключи считывани  и записи, блок управлени  длиной слова и блок управлени , причем входы накопител  подключены соответственно к выходам первого регистра адреса и первому выходу коммутатора, второй выход которого соединен с одним из входов регистра слова, выход второго регистра адреса подключен к входу блока управлени  коммутатором, выходы которого соединены с управл ющими входами коммутатора, выходы блока управле1ни  длиной слова подключены к входам шифраторов, выходы которых соединены соответственно с другими входами регистра слова и одними из входов ключей считывани  и записи, другие входы которых соединены соответственно с выходами регистра слова и числовыми йинами, а выходы - соответственно с числовыми шинами и вторым входом коммутатора, выходы ключей записи соединены с одними из входов ключей считывани , отличающеес   Тем, что, с целью упрощени  устройства, выходы первого регистра адреса подключены к входам блока управлени  длиной слова, выходы которого соединены с входами блока управлени .

2. Устройство по п. 1, о т л и чающеес  тем, что накопитель coдepжV1T блок запоминающих элементов и m -ступенчатый дешифратор адреса, входы которого подключены к входам накопител , выходы - к входам блока запоминающих элементов, а выходы (m-l) ступени m-ступенчатого дешифратора адреса соединены с входами блока управлени  длиной слова.

Источники информации, прин тые во внимание при экспертизе

1.Патент США К 3825907,

кл. , 197.

2.Патент Франции V 21230lO, кл. G 11 С 5/00, 1973 (прототип).

тИ

.и

4

Л