SU362578A1 - Вычислительна система - Google Patents
Вычислительна система Download PDFInfo
- Publication number
- SU362578A1 SU362578A1 SU701483077A SU1483077A SU362578A1 SU 362578 A1 SU362578 A1 SU 362578A1 SU 701483077 A SU701483077 A SU 701483077A SU 1483077 A SU1483077 A SU 1483077A SU 362578 A1 SU362578 A1 SU 362578A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- centralized control
- outputs
- memory device
- machines
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержаща m цифровых вычислительных машин, систему св зи и централизованное устройство управлени , о т л и -: чающа с тем, что, с целью улучшени использовани оборудовани и повьш1ени производительности системы, в нее введены устройство широкоформатной пам ти, соединенное с централизованным устройством управлени .и распределитель команд, содержам. щий m коммутаторов, (п-1) входов каждого из которых соединены с соответствующей группой выходных шин устой- ства широкоформатной пам ти, а выходы соединены с управл ющими входами соответствующих машин системы, и m дешифраторов номера слова, выход каждого из которых соединен с соответствующим управл ющим входом коммутатора, а входы подключены к.выходам Соответствующих m регистров номера слова, входы которых соединены с выходами централизованного устройства управлени .Э /О)
Description
СЮ 11Ю...СШ пг Т П 3 Известны вычислительные системы, содержащие цифровые вычислительные мапганы (элементарные машины), систем св зи и централизованное устройство управлени . Известны также вычислительные системы, в -которых функции централизованного управлени могут вьшолн ть все или несколько элементарных машин системы. Преимущество вычислительных систе с централизованным устройством управ лени состоит в том, что: -программа работы всех машин сис темы может задаватьс с помощью одного общего потока команд, что эконо мит пам ть программ; - благодар централизованному управлению пам тью дл чтени команд, а также дл чтени и записи операндо и результатов, управлени каждой эле ментарной машины может быть существенно упрощено. Недостатком таких вычислительных систем вл етс плохое использование оборудовани системы, когда при распараллеливании вычислений на разных группах элементарных машин или на от дельных машинах необходимо выполн ть разные операции. Преодоление этого недостатка, на первый взгл д, состоит в использовании в вычислительной системе в качестве элементарных машин - универсальных вычислительных машин. Така вычислительна система позвол ет каж дои машине работать по своей независимой программе, причем люба из машин или хот бы одна машина системы должна иметь возможность выполн ть функции централизованного управлени , что позвол ет задать общий пото команд дл всех или части машин системы . Эта вычислительна система поз вол ет на разных машинах или на разных , группах машин выполн ть нужные операции. К недостаткам такой системы нужно отнести: -высокую стоимость устройства уп равлени каждой элементарной маши ны; - невозможность задани разных ко дов операций дл разных групп элементарнь1х машин в режиме централизо ванного управлени всей или частью системы. Последний недостаток вл етс общим дл известных вычислительных сис 8 тем; причем в обоих случа х он приводит к снижению загрузки и производительности системы. Целью предлагаемого изобретени вл етс улучшение использовани оборудовани системы и повышение ее производительности путем распараллеливани выполнени различньгх операций в режиме централизованного управлени . Предлагаема вычислительна система отличаетс от известных тем, что в нее введены устройство широкоформатной пам ти и распределитель команд, содержащий m коммутаторов, на (п-1) вход каждого из которых подана (п-1) группа выходных шин устройства широкоформатной пам ти, а выходы соединены с зшравл ющими входами га соответствующих элементарных машин системы, m дешифраторов номера слова, выход каждого из которых присоединен к соответствующим управл ющим входам коммутаторов , а на входы поданы выходы соответствующих m регистров номера слова, входы которых, в свою очередь, присоединены к выходам централизованного управлени . Блок-схема предлагаемой вычислительной системы приведена на чертеже . Вычислительна система состоит из m элементарных машин 1, сиатемы св зи 2, централизованного устройства управлени 3, устройства 4 широкоформатной пам ти, распределител команд 5. Элементарные машины 1 и система св зи 2 могут быть сконструированы любым известным способом в зависимости от назначени системы. Централизованное устройство управлени 3 служит дл формировани последовательности адресов, управл ющих чтением команд из устройства 4 широкоформатной пам ти, преобразовани индексных регистров и выполнени других операций центрального управлени в соответствии с требовани ми системы . Шины 6 служат дл подачи управл ющих сигналов и адреса от централизованного устройства управлени к управл ющим входам устройства 4 широкоформатной пам ти. Из широкоформатной пам ти за одно обращение прочитываетс массив в п слов, которым на выходе пам ти соответствуют п групп выходных шин 7, позиционно упор доченных слева направо
Claims (1)
- ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая m цифровых вычислительных машин, систему связи и централизованное устройство управления, отлит чающаяся тем, что, с целью улучшения использования оборудования и повышения производительности системы, в нее введены устройство широкоформатной памяти, соединенное с централизованным устройством управления, и распределитель команд, содержат щий ш коммутаторов, (п-1) входов каждого из которых соединены с соответствующей группой выходных шин устойства широкоформатной памяти, а выходы соединены с управляющими входами соответствующих машин системы, и ш дешифраторов номера слова, выход каждого из которых соединен с соответствующим управляющим входом коммутатора, а входы подключены к выходам ёоответствующих ш регистров номера слова, входы которых соединены с выходами централизованного устройства управления. §
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU701483077A SU362578A1 (ru) | 1970-10-15 | 1970-10-15 | Вычислительна система |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU701483077A SU362578A1 (ru) | 1970-10-15 | 1970-10-15 | Вычислительна система |
Publications (1)
Publication Number | Publication Date |
---|---|
SU362578A1 true SU362578A1 (ru) | 1988-12-30 |
Family
ID=20458392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU701483077A SU362578A1 (ru) | 1970-10-15 | 1970-10-15 | Вычислительна система |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU362578A1 (ru) |
-
1970
- 1970-10-15 SU SU701483077A patent/SU362578A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3163850A (en) | Record scatter variable | |
US3303477A (en) | Apparatus for forming effective memory addresses | |
US4149242A (en) | Data interface apparatus for multiple sequential processors | |
US4490786A (en) | Vector processing unit | |
US3200380A (en) | Data processing system | |
US3614742A (en) | Automatic context switching in a multiprogrammed multiprocessor system | |
US4137562A (en) | Data acquisition from multiple sources | |
US3936806A (en) | Solid state associative processor organization | |
GB1277902A (en) | Data processing systems | |
US4056847A (en) | Priority vector interrupt system | |
GB1394431A (en) | Multiprocessor data processing system | |
US3311896A (en) | Data shifting apparatus | |
US4096565A (en) | Integrated circuit data handling apparatus for a data processing system, having a plurality of modes of operation | |
US3270324A (en) | Means of address distribution | |
US4028682A (en) | Circuit arrangement for selecting the function of connection contacts on circuit chips | |
GB1107661A (en) | Improvements in or relating to data processing apparatus | |
US3238510A (en) | Memory organization for data processors | |
US3624611A (en) | Stored-logic real time monitoring and control system | |
US3493731A (en) | Hybrid computer interface having plurality of block addressable channels | |
SU362578A1 (ru) | Вычислительна система | |
US3434112A (en) | Computer system employing elementary operation memory | |
US3230513A (en) | Memory addressing system | |
ES457007A1 (es) | Un sistema de elaboracion de datos. | |
US3812464A (en) | Multiple adaptive decoding system for binary microinstructions | |
US3383661A (en) | Arrangement for generating permutations |