SU790017A1 - Логическое запоминающее устройство - Google Patents

Description

(54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к запоминающим устройствам.

Известно устройство, содержащее накопитель , выполненный на интегральных чис ловых ферритовых линейках, прощитых шинами опроса записи и запрета, формирователи опроса, записи и запрета, входы которых соединены с соответствующими выходами адресных вентилей, а выходы - соответственно с шинами опроса, записи и запрета , входы адресных вентилей соединены с соответствующими выходами регистров адреса и числа, выходные вентили и усилители считывани , а также содержащее схемы ИЛИ, входы которых подключены к соответствующим выходам регистра адреса, а выходы - через выходные вентили - к выходам соответствующих усилителей считывани  1.

Недостатком этого устройства  вл етс  сравнительно низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому  вл етс  логическое запоминающее устройство, которое содержит накопитель на интегральных числовых ферритовых линейках, прошитых адресными шинами опроса и записи и разр дными обмотками считывани  и запрета, блоки усилителей воспроизведени , входы которых соединены с соответствующими разр дными обмотками считывани , а выходы - с блоком вентилей сдвига, блоки выборки адресов , подключенные к соответствующим адрес ным шинам опроса и записи, формирователи разр дного тока запрета первых и вторых операндов, соединенные соответствующими обмотками запрета в каждом разр де, разр дные элементы И, входы которых соеди10 нены с соответствующими выходами разр дного регистра и блока синхронизации, а выходы с разр дными элементами ИЛИ, узел анализа знака, подключенный к разр дному регистру, и узел анализа переполнени , соединенный с блоком вентилей сдви15 га, также содержит генераторы тока первого и второго операндов, подключенные к соответствующим обмоткам запрета каждого операнда, а обмотки считывани  первых и вторых операндов включены в каждом разр де встречно. Это устройство имеет достаточно высокое быстродействие 2.

Недостатки этого устройства заключаютс  в его сложности и больщих аппаратурных затратах. Цель изобретени  - упрощение устройства при сохранении достаточно высокого быстродействи . Поставленна  цель достигаетс  тем, что в логическое запоминающее устройство, содержащее накопитель, элементы И, блок местного управлени , формирователь сигналов переполнени , регистр разр дов и блок управлени , причем первые входы элементов И соединены с входными информационными щинами устройства и выходами накопител , вторые входы - с первым выходом блока управлени  и первым входом блока местного управлени , второй и третий входы которого подключены соответственно к первому входу блока управлени  и к первому выходу элементов И и одному из входов регистра разр дов, вторые выходы элементов И соединены с входами первой группы регистра разр дов, входы второй группы которого подключены к второму выходу блока управлени  и первому входу формировател  сигналов переполнени , выход которого соединен со вторым входом блока управлени , введены схема сравнени  и два счетчика, причем накопитель выполнен на регистрах сдвига, первые входы которых под ключены к соответствующим выходам регистра разр дов, вторые входы соединены с вторым выходом блока управлени , а выходы подключены к выходам накопител , первый вход первого счетчика подключен к первому выходу блока управлени , второй вход - к третьему входу блока управлени  и первому выходу схемы сравнени , второй выход которой соединен со вторым входом блока местного управлени , а первый и второй входы подключены соответственно к третьим выходам элементов И и выходам первого счетчика, выходы блока местного управлени  соединены с суммирующим и вычитаюпхим входами второго счетчика, другой вход которого подключен ко второму выходу блока управлени , один из выходов второго счетчика соединен со вторым входом формировател  сигналов переполнени , а другие выходы - соответственно со входами первой группы регистра разр дов. При этом блок местного управлени  целесообразно выполнить содержащим триггер и три элемента И, причем выход первого элемента И подключен к первым входам второго и третьего элементов И, вторые входы которых соединены с соответствующими выходами триггера, первые входы первого элемента И и триггера подключены к первому входу блока местного управлени , а вторые входы первого элемента И и триггера и выходы второго и третьего элементов И соединены соответственно со вторым и третьим входами и выходами бло.ка местного управлени . На фиг. 1 изображена принципиальна  схема предлагаемого устройства; на фиг. 2принципиальна  схема блока местного управлени . Устройство содержит элементы И 1, имеющие первые 2 и вторые 3 входы, схему 4 сравнени , имеющую входы 5, первый счетчик 6, имеющий входы 7.1 и 7.2 и выходы 8, второй счетчик 9,  вл ющийс  реверсивным счетчиком, блок 10 местного управлени , имеющий первый 11, второй 12 и третий 13 входы, формирователь 14 сигналов переполнени , имеющий входы 15.1 и 15.2, регистр 16 разр дов, имеющий вход 17, входы первой 18.1 и второй 18.2 групп, накопитель 19, выполненный на регистрах 19.1 - 19.п сдвига , имеющих входы 20 и 21, блок 22 управлени , имеющий входы 23-25 и выходы 26 и 27, и информационные щины 28, суммирующий и вычитающий входы 29 второго счетчика 9. Первые входы 2 элементов И 1 соединены со входными информационными щинами 28 устройства и выходами накопител  19, вторые входы 3 - с первым выходом 26 блока 22 управлени  и первым входом 11 блока 10 местного управлени . Второй 12 и третий 13 входы блока 10 местного управлени  подключены соответственно к первому входу 24 блока 22 управлени  и к первому выходу элементов И 1 и одному из входов 17 регистра 16 разр дов. Вторые выходы элементов И 1 соединены со входами первой группы 18.1 регистра 16, входы второй группы 18.2 которого подключены ко второму выходу 27 блока 22 управJ Q pj первому входу 15.1 формировател  14 сигналов переполнени , выход которой соединен со вторым входом 25 блока 22 управлени . Первые входы 20 регистров 19.1 -19.2 сдвига подключены к соответствующим выходам регистра разр дов, вторые входы 21 соединены со вторым выходом 27 блока 22 управлени , а выходы подключены к выходам накопител  19. Первый вход 7.1 первого счетчика 6 подключен к первому выходу 26 блока 22 управлени , второй вход 7.2 - к третьему входу 23 блока 22 управлени  и первому выходу схемы 4 сравнени , второй выход которой соединен со вторым входом 12 блока 10 местного управлени , а первый и второй входы 5 подключены соответственно к третьим выходам элементов И 1 и выходам 8 первого счетчика 6. Выходы блока 10 местного управлени  соединены с суммирующими и вычитающим входами 29 второго счетчика 9, другой вход которого подключен ко второму выходу 27 блока 22 управлени . Один из выходов второго счетчика 9 соединен со вторым входом 15.2 формировател  14 сигналов переполнени , а другие выходы - соответственно со входами первой группы 18.1 регистра 16 разр дов. Блок 10 местного управлени  (фиг. 2) содержит триггер 30, первый 31, второй 32 и третий 33

элементы И. Выход первого элемента И 31 подключен к первым входам второго 32 и третьего 33 элементов И, вторые входы которых соединены с соответствующими выходами триггера 30. Первые входы первого элемента И 31 и триггера 30 подключены к первому входу 11 блока 10 местного управлени . Вторые входы первого элемента И 31 триггера 30 и выходы второго 32 и третьего 33 элементов И соединены соответственно со вторым 12 и третьим 13 входами и выходами блока 10 местного управлени .

Устройство работает следующим образом .

Перед началом работы блок 22 управлени  (фиг. 1) вырабатывает команду «Начальна  установка, по которой устанавливаютс  в исходное состо ние регистр 16 разр дов, регистры 19.1 -19.п сдвига на .копител  19, счетчики 6 и 9. блок 10 местного управлени  и формирователь 14 сигналов переполнени . Счетчик б  вл етс  кодирующим, а счетчик 9 - счетчиком результата .

Предлагаемое устройство работает в двух режимах: режиме хранени  информации; режиме обработки информации. В режиме хранени  информации устройство реализует два подрежима: запись информации и считывание информации.

Запись информации, поступающей через входные информационные шины 28, на многоканальный вход 2 элементов И 1, осуществл етс  через выходы элементов И 1, регистр 16 разр дов и через входы 20 в первые разр ды регистров 19.1 -19.п сдвига накопител  19. Затем на входы 21 регистров 19.1 - 19.П сдвига накопител  19 поступает сигнл от блока 22 управлени , по которому происходит сдвиг информации из первых разр дов регистров 19.1 -19.п сдвига во вторые разр ды. После этого через входные информационные шины 28, элементы И 1 и регистр 16 разр дов информации записываетс  в первые разр ды регистров 19.1 - 19.П сдвига накопител  19 и производитс  следующий сдвиг информации на один разр д и т.д.

При считывании информации по сигналам сдвига блока 22 управлени  информаци  с выходов регистров 19.1 - 19.п сдвига выдаетс  -через выходы накопител  19 во внешние устройства, а через входы 2 элементов И 1 и регистр 16 разр дов поступает дл  регенерации в регистры 19.1 - 19.п сдвига накопител  19.

В режиме обработки информации устройство реализует два подрежима: сложение и вычитание входной информации и сложение и вычитание выходной информации.

Эти два подрежима отличаютс  друг от друга только тем, что в первом подрежи)ле информаци  поступает на элементы И 1 через входные информационные шины 28, а

во втором подрежиме - с выходов накопител  19. Поэтому рассмотрим в качестве примера первый подрежим.

Необходимым условием точного сложени  или вычитани  информации в логическом запоминающем устройстве  вл етс  равенство разр дов (без учета знака) счетчика 6 и элементов И 1 количеству регистров 19.1 - 19.П сдвига накопител  19.

Информаци  через входные информационные шины 28 поступает вход 2 элементов И 1, на другой вход 3 которого поступает управл ющий сигнал с выхода 26 блока 22 управлени . Этот сигнал разрешает прохождение информации на многоканальный вход 5 схемы 4 сравнени  и вход 13 блока 9 местного управлени  и запрещает ее прохождение на входы 18.1 регистра 16 разр дов и входы 20 регистров 19.1 - 19.п сдвига. Пусть первый счетчик 6 (кодирующий) и код числа, поступающий на многоканальный вход 5 схемы 4 сравнени , имеют п двоичных разр дов. Тогда с многоканального выхода 8 счетчика 6 (кодирующего), имеющего 2 состо ний и управл емого по входу 7.1 блоком 22 управлени , поступает информаци , допустим х , в схему 4 сравнени , на другие входы 5 которой с выходов элементов И 1 поступает код числа , допустим, А. Если содержимое счетчика 6 (xi) меньше кода числа (А), то на одном из выходов схемы 4 сравнени  по вл ютс  сигналы, которые поступают на входы 12 и 24 соответственно блока 10 местного управлени  и блока 22 управлени . С выхода блока 10 местного управлени  в зависимости от того или иного знака, поступающего на шины 28, сигналы поступают на суммирующий или вычитающий входы 29 счетчика 9. При поступлении положительного числа, соответствующего сигналу «1 на входе 13 блока 10 местного управлени , триггер 30 (фиг. 2) устанавливаетс  в состо ние «1 и создает положительный потенциал, соответствующий состо нию «1, на входе элемента И 32. Сигнал с выхода схемы 4 сравнени  (фиг. 1) через вход 12 блока 10 местного управлени  поступает на один вход элемента И 31 (фиг. 2), на другой вход которого с блока 22 управлени  через многоканальный вход 11 блока 10 местного управлени  одновременно подаетс  управл ющий сигнал. На выходе элемента И 31 по вл етс  сигнал, который поступает на первые входы элементов И 32 и 33. На втором входе элемента И 32 устанавливаетс  положительный потенциал, а на входе элемента И 33-отрицательный потенциал . В результате этого на выходе элемента И 32 по вл етс  сигнал, который поступает на суммирующий вход 29 счетчика 9 (фиг. 1).

Claims (2)

1. При отрицательном числе сигнал на вход 13 блока 10 местного управлени  не поступает и триггер 30 (фиг. 2) остаетс  в нулевом состо нии. Поэтому на входе элемента И 32 создаетс  отрицательный потенциал . При поступлении сигнала с выхода схемы 4 сравнени  (фиг. 1) через вход 12 блока 10 местного управлени  и в соответствии с вышеизложенным, на выходе элемента И 33 по вл етс  сигнал, который поступает на вычитающий вход 29 счетчика 9. Сравнение продолжаетс  до тех пор, пока содержимое счетчика 6 (кодирующего) не станет равно коду числа А. Тогда на первом выходе схемы 4 сравнени  вырабатываетс  сигнал, который переходит на вход 23 блока 22 управлени  и вход 7.1 счетчика 6. В результате этого счетчик 6 сбрасываетс  в нулевое состо ние. Сигналом окончани  кодировани   вл етс  по вление в счетчике 6 числа х/ . Таким образом, на выходе схемы 4 сравнени  и на суммирующем и вычитающем входах 29 счетчика 9 (результата ) за врем  кодировани  по вл етс  ровно А единиц (А-целое число). Если А дробное, то на вход 5 схемы 4 сравнени  подаетс  его мантисса как целое число, а на выходе схемы 4 сравнени  за врем  кодировани  по вл етс  ровно единиц . Следующее число, поступающее на входные информационные шины 28, обрабатываетс  аналогичным образом, и в зависимости от его знака, сигналы подаютс  на суммирующий или вычитающий входы 29 счетчика 9. В результате этого к содержимому счетчику 9 (результата) за врем  кодировани  прибавл етс  или вычитание еледующий код числа и т.д. После обработки требуемого массивг. чисел , результат поступает с многоканального выхода счетчика 9 на входы 18.1 регистра 16 разр дов. Затем по сигналам управлени , поступающим на вход 18.2 регистра 16 разр дов, информаци  записывает с  в первые разр ды регистров 19.1 -19.п сдвига накопител  19. После сигнала от блока 22 управлени , поступающего на входы 21 регистров 19.1 -19.п сдвига накопител  19 происходит сдвиг информации в следующий разр д регистров 19.1 -19.п. сдвига. Далее обрабатываетс  следующий массив информации и т.д. Технико-экономическое преимущество предлагаемого устройства заключаетс  в том, что оно значительно проще известного при сохранении достаточно высокого быстродействи , что позвол ет создать дешевые серийные логические запоминающие устройства дл  хранени  и обработки дискретной информации на основе интегральной технологии . Формула изобретени  1. Логическое запоминающее устройство, содержащее накопитель, элементы И, блок местного управлени , формирователь сигналов переполнени , регистр разр дов и блок управлени , причем первые входы элементов И соединены с входными информационными шинами устройства и выходами накопител , вторые входы - с первым выходом блока управлени  и первым входом блока местного управлени , второй и третий входы которого подключены соответственно к первому входу блока управлени  и к первому выходу элементов И и одному из входов регистра разр дов, вторые выходы элементов И соединены со входами первой группы регистра разр дов, входы второй группы которого подключены к второму выходу блока управлени  и первому входу формировател  сигналов переполнени , выход которого соединен со вторым входом блока управлени , отличающеес  тем, что, с целью упрощени  устройства, оно содержит схему сравнени  и два счетчика , причем накопитель выполнен на регистрах сдвига, первые входы которых подключены к соответствующим выходам регистра разр дов, вторые входы соединены с вторым выходом блока управлени , а выходы подключены к выходам накопител , первый вход первого счетчика подключен к первому выходу блока управлени , второй вход - к третьему входу блока управлени  и первому выходу схемы сравнени , второй выход которой соединен со вторым входом блока местного управлени , а первый и второй входы подключены соответственно к третьим выходам элементов И и выходам первого счетчика, выходы блока местного управлени  соединены с суммирующим и вычитающим входами второго счетчика , другой вход которого подключен к второму выходу блока управлени , один из выходов второго счетчика соединен с вторым входом формировател  сигналов переполнени , а другие выходы - соответственно с входами первой группы регистра разр дов . 2. Устройство по п. 1, отличающеес  тем, что блок местного управлени  выполнен содержащим триггер и три элемента И, причем выход первого элемента И подключен к первым входам второго и третьего элементов И, вторые входы которых соединены с соответствующими выходами триггера, пер вые входы первого элемента И и триггера подключены к первому входу блока местного управлени , а вторые входы первого элемента И и триггера и выходы второго и третьего элементов И соединены соответственно со вторым и третьим входами и выходами блока местного управлени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 470861, кл. G И С 15/00, 1974.
2. 2.Авторское свидетельство СССР № 507899, кл. G 11 С И/Об, 1974 (прототип).

   Ч)

   J