Изобретение относитс к вычислительной технике н может быть использовано в цифровых вычислительных машинах и приборах . Известны посто нные запоминающие устройства , одно из которых содержит числовые блоки с большим числом прошитых сердечников , характеризующихс низкой надежностью , большой потребл емой мощностью и большой неравномерностью нагрузки на адресные шины {. Наиболее близким к изобретению техническим решением вл етс посто нное запоминающее устройство, содержашес дешифратор адреса, подключенный к накопителю, выходы которого подключены к одним из входов сумматоров по модулю два, блок местного управлени и информационные шины 2|. Это известное устройство характеризуетс большим числом элементов св зи, используемым при реализации накопител , большой разр дностью накопител и низкой надежностью. Целью изобретени вл етс повышение надежности. В предлагаемом устройстве это достигаетс тем, что f)HO содержит регистры адреса, счетчик импульсов и элементы И, входы KOTopi.ix соединены с информационными шинами, с одними из регистров адреса , подключенных к другим регистрам адреса и с одним из выходов блока местного управлени , другие выходы которого через соответствующие регистры адреса подключены к сумматорам по модулю два, а соответствующие входы н выходы блока местного управлени через счетчик импульсов соединены с выходами элементов И. На чертеже представлена блок-схема предлагаемого устройства. Оно содержит дешифратор адреса , накопитель 2, выходы которого подключены к одним из входов сумматора 3 по модулю два. Одни из выходов блока 4 местного управлени подключены к регистрам 5 адреса , входы блока 4 соединены через счетчик б импульсов с элементами И 7. Обычно накопитель ПЗУ в интегральном исполнении представл ет собой матрицу, во всех точках пересечени адресных и разр дных шин которой есть элемент св зи, т. е. записаны единицы. В зависимости от конкретной информации, записанной в накопителе , в .местах записи нулей элементы св зи уничтожаютс . На практике при изготовлении матрицы возникают отказы типа «Генератор П или «Генератор 1. Условный «нулевой отказ имеет место при одимаковых направлени х возникшего дефекта и записываемой информации (т. е. имеетс отказ типа «Генератор О и записвтаетс «О или отказ типа «Генератор 1 и записываетс «I) и «единичный отказ при разных направлени х отказа и записываемого типа. «Нулевые отказы в традиционных структурах ПЗУ не оказывают вли ни , однако при наличии «единичных отказов матрица бракуетс . Дл «маскировани вли ни «единичных отказов необходимо проинвертировать значение за11исываемых в этих местах разр дов. Так как в предлагаемом устройстве есть возможность инвертировать коды исходной информации по двум диагонал м , то можно маскировать отказы разного типа и тем самым использовать матрицы со значительными отказами. Исходна информаци преобразуетс сначала с целью сокращени числа элементов св зи накопител 2, потом исход из возникших отказов использованной матрицы накопител снова преобразуют информацию с целью «маскировани возникающих отказов. В результате этих обработок информации получают такие коды чисел, на которые возникшие отказы не вли ют, и сокраш,аетс число единиц . На входы дешифратора 1 поступает код адреса, .по которому производитс обращение к накопителю 2; на выходах накопител 2 получают преобразованный код; числа записаны по этому адресу. В одних из регистров адреса, подключенных к выходам блока местного управлени , записаны дополнительные разр ды по первым и вторым диагонал м. Считанный код из накопител 2 поступает на входы сумматоров 3. На входы сумматоров необходимо подавать также значение тех дополнительных разр дов по первым и вторым диагонал м, которые использованы дл преобразовани кода этого числа. Дл этой цели код адреса, по которому производитс считывание «з накопител 2, определ ет , какое число сдвигов необходимо произвести в других регистрах адреса 5. З пис, информации в регистры Г) осушествлжп-г по сигналу выдачи кода, по- ступающего из блока 4 местного управлени . Одновременно с этим производитс запись кода адреса через элементы И 7 в счетчик 6 импульсов. В регистрах адреса выполн ютс сдвиги соответственно вправо или влево до тех пор, пока код в счетчике 6 не станет равным «О. Последовательные операции сдвига в регистрах 5 и вычитание единицы в счетчике б осуществл ютс путем подачи сигналов из выходов блока 4 местного управлени . После выполнени указанных операций на выходах регистра 5 получают коды дополнительных разр дов по первой и второй диагонал м, которые были использованы при преобразовании кода считанного числа. Эти коды суммируютс в сумматоре 3 по модулю два со считанным из накопител 2 кодом и на выходе получаем код. Форжг/ла изобретени Посто нное запоминающее устройство, содержащее дешифратор адреса, подключенный к накопителю, выходы которого подключены к одним из входов сумматоров по модулю два, блок местного управлени и информационные тины, отличающеес тем, что, с целью повышени надежности устройства , оно содержит регистры адреса, счетчик импульсов и элементы И, входы которых соединены с информационными щинами , с одними из регистров адреса, подключенных к другим регистрам адреса, и с одним из выходов блока местного управлени , другие .выходы которого через соответствующие регистры адреса подключены к сумматорам по модулю два, а соответствующие входы и выходы блока местного управлени через счетчик импульсов соединены с выходами элементов И. Источники информации, прин тые во внимание ripH экспертизе: 1.Авторское свидетельство СССР № 371616, кл. G 1 С 17/00, 1970. 2.Авторское свидетельство СССР № 376808, кл. G 11 С 17/00. 1971.