SU942140A1 - Оперативное запоминающее устройство - Google Patents

Description

, / Изобретение относитс  к запоминающим устройствам и может быть использовано дл  построени  блоков оперативной пам ти иерархической структуры с блочным Семеном информации между уровн ми пам ти.

Известно устройство, содержащее основную оперативную пам ть, полупроводниковую или на магнитных сердечниках , сверхоперативную пам ть tO Ю

Недостаток устройства состоит в его сложности.

Наиболее близким техническим решением к предлагаемому  вл етс  оперативное запоминающее устройство, со-ts держащее полупроводниковый буферный сверхоперативный накопитель и оперативный накопитель на магнитных сердечниках , включенные в каскад .

Недостаток устройства заключает- W с  в невысоком быстродействии из-за большой разницм времен обращени  к полупроводниковому накопителю и к накопителю на магнитных серде чниках.

Цель изобретени  - повышение быст родействи  оперативного запоминающего уст ройства.

Поставленна  цель достигаетс  тем, что в оперативное запоминающее устройство , содержащее блок пам ти, регистр числа, блок записи-считывани , накопитель, дешифратор адреса числа, ключи записи, ключи считываний, блок управлени , дешифратор, адреса групп чисел, выходы которого подключены к входам дешифратора адреса гРУпп чисел причем выходы ключей считывани)1 и ключей записи соединены с разр дно. адресными входами накопител , адресные входы которого подключены к одним из. выходов дешифратора адреса числа, другие выхбды которого соединены с адресными входами блока пам ти, информационные входы и выходы которого подключены соответственно к одним из выхо дов и входов регистра числа, другие выходы и входы которого соединены соответственно с одними из входов и вы3 ходов блока записи-считывани , другие входы и выходы которого ПОДКЛЮчены к информационным выходам и вхо дам накопител , вход дешифратора ад реса числа соединен с первым входом ключей записи и первым выходом блока управлени , второй и третий выходы которого подключены соответственно к первому входу ключей считывани  и к второму входу ключей записи, управл ющие входы блока пам ти и ре гистра числа соединены соответствен но с четвертым и с п тым выходами блока управлени , введены группа эле ментов Ии регистр управл ющих кодо одни из входов которого подключены . соответственно к выходам элементов И группы, а другие входы  вл ютс  управл ющими входами, пр мые и инверсные выходы регистра управл ющих кодов соединены соответственно с вто рым входом ключей считывани  и с третьим входом ключей записи, одни из входов элементов И группы подключены к выходам дешифратора адреса групп чисел, а другие входы соответственно к второму и к третьему выходам блока управлени . Блок записи-считывани  содержит диоды, токозадающие резисторы и трансформатор, причем первые выводы первого и второго токозадающйх резисторов подключены к анодам первого и второго диодов, катоды которых соединены соответственно с анодами третьего и четвертого диодов, катоды которых подключены к входам трансформатора и первым выводам третьего и четвертого токозадающйх резисторов соответственно, вторые выводы которы соединены с шиной нулевого по енциала , выходы трансформатора  вл ютс  одними из выходов, а вторые выводы первого и второго токозадающйх резисторов объединены и  вл ютс  одним из входов блока, другими выходами и входами которого  вл ютс  катоды первого и второго диодов и аноды третьего и четвертого диодов, На фиг.1 представлена функциональ на  схема устройства; на фиг.2 - при ципиальна  схема блока записи-считывани ,ч Устройство содержит ( фиг.1) блок 1 пам ти, регистр 2 числа, блок 3 записи-считывани , накопитель , дешифратор 5 адреса числа, ключи 6 счи тывани , ключи 7 записи, регистр 8 O4 управл ющих кодов, труппу элементов И 9, дешифратор 10 адреса групп чисел , регистр 11 адреса групп чисел и блок 12 управлени  с выходами 13-16. На фиг.2 обозначены разр дно-адресные 17 и адресные 18 входы накопител . БЛОК записи-считывани  содержит С фиг.2) токозадающие резисторы 19.1 19., трансформатор 20 и диоды 21.121 .. Выход формировател  22 сигналов подключен к одним из выводов токозадающйх резисторов 19.1 и 19-2. Накопитель k организован по системе 2 Д, причем количество разр дно- адресных входов 17 (т.е. структурных групп) соответствует количеству записываемых в него групп чисел. Кажда  группа содержит m чисел (где m целое число). Количестворазр дов регистра В соответствует количеству групп чисел. Устройство работает следующим образом . Перед началом работы производитс  обнуление всех  чеек накопител  k, т.е. режим считывани  без регенерации. Дл  этого блок 12 управлени  вырабатывает сигнал установки регистра 8 в состо ние считывани  дл  всех групп чисел и сигнал запрета приема считанной информации регистром 2. Программными средствами или через автономное устройство контрол  (не показано) перебираютс  последовательно все адреса групп чисел и числа в каждой группе. Процедура заканчиваетс  установкой регистра 8 в состо ние записи, так как накопитель k обнулен и подготовлен к заполнению . При записи; с помощью регистра 11 и дешифратора 10 выбираетс  нужна  группа чисел, в которую необходимо записать информацию, на входы ключей 7 приход т из блока 12 по выходу 15 и .от регистра 8 сигналы разрешени  записи, а также сигналы записи по выходу 13 блока 12.. Количество сигналов соответствует количеству чисел в структурной группе накопител . В зависимости от того, что записываетс  (1 или О, определ емые регистром 2 и блоком 3), разр дно-адресный ток-проходит или не проходит через пару входов 17 накопител 4.

Одновременно сигналы записи подаюс  и на дешифратор 5 в соответствии с кодом адреса выбранного числа.

Как при записи, так и при считывании из блока 12 по выходу 16 подаютс  синхросигналы с частотой повторени  в vn раз меньшей частоты повторени  сигналов записи или чтени , подаваемых по выходу 13.

После прохождени  последнего рм-г сигнала записи синхросигнал устанавливает регистр 8 в состо ние, соотвествующее готовности данной группы чисел к чтению. Если же в этой групп чисел происходит обращение снова по записи (вместо чтени ), то управление от регистра 8 осуществл ет запрет по входу ключей 7, а синхросигнал подтверждает состо ние готовности группы чисел к считыванию, т.е при случайном неправильном обращении происходит защита информации.

Процесс считывани  информации из группы чисел происходит во многом аналогично процессу записи. Однако отличительной особенностью работы накопител  Ц при считывании  вл етс  то, что длительность разр дно-адресного тока определ етс  не длительностью сигналов, поступающих с выхода 13, а временем действи  разрешающего сигнала, поступающего на ключи 6 от блока 12 по выходу .14. После установлени  разр дно-адресного тока на паре входов 17 (амплитуды тока на каждом входе одинаковы и определ ютс  резисторами 19 и приложенным напр жением ) подаетс  через дешифра- . тор 5 адресный ток считывани  на выбранный вход 18. От воздействи  суммы двух токов переключаетс  выбранный сердечник (если он был в соето нии 1) и ЭДС переключени  про вл етс  в виде разбаланса моста, образованного парой входов 17 и резисторами 19. Трансформатор 20, в клюменный в диагональ этого моста,воспринимает и передает считанный си1- нал к усилителю (не показан), с выхода которого он поступает на регистр 2.

После прохождени  последнего т-го сигнала считывани  синхросигнал устанавливает регистр 8 в состо ние О, подготовленное соответствующим из элементов И 9 и в соответствующее по готовности данной группы  чеек накопител  А к записи.

Таким образом, в устройстве осуществл етс  считывание без регенерации и запись без каждого циклового обнулени , а также исключаетс  врем  успокоени  помех в цепи съема. Последнее объ сн етс  тем, что при блочном считывании разр дно-адресный ток на входах 17 не выключаетс  при переходе от адреса к адресу группы чисел, в результате чего помехи в цеп х съема фактически отсутствуют. Эти свойства повышают надежность и быстродействие устройства.

Технико-экономическое преимущество предлагаемого устройства заключаетс  в значительном повышении быстродействи  устройства по сравнению с прототипом.

Claims (2)

1. Оперативное запоминающее устройство , содержащее блок пам ти, регистр числа, блок записи-считывани , накопитель , дешифратор адреса числа ключи записи, ключи считывани , бло управлени , дешифратор адреса групп чисел и регистр адреса групп чисел, выходы которого подключены к входам дешифратора адреса групп чисел, причем выходы ключей считывани  и ключей записи соединены с разр дно-ад ресными входами накопител , адресные входы которого подключены к одним из выходов дешифратора адреса числа, другие выходы которого соединены с адресными входами блока пам ти, информационные входы и выходы которого подключены соответственно к одним из выходов и входов регистра числа, другие выходы и входы которого соединены соответственно с одними из входов и выходов блока-записи-считывани , другие входы и выходы которого подключены к информационным выходам И входам накопител , вход дешифратора адреса числа соединен с первым входом ключей записи и первым выходом блока управлени , второй и третий выходы которого подключены соответственно к первому входу ключей считывани  и к второму входу ключей записи, управл ющие входы блока пам ти и регистра числа соединены соответственно с четвертым и с п тым выходами блока управлени , отличаю ще ее   тем, что,с целью пoвышeн f  быстродействи  устройства , оно содержит группу элементов И и perMctp управл ющих кодов, одни из входов которого подключены соответственйо к выходам,элементов И группы, а другие входы  вл ютс  управл ющими входами, Ьрймые и инверсные выходы регистра управл ющих кодов соединены соответственно с вторым входом ключей считывани  и с третьим входом ключей записи, одни из входов элементов И группы подключены к выходам дешифратора адреса трупп чисел, а другие входы - соответственно к второму и к TpetbeMy выходам блока управлени .

2. Устройство по п.t, о т л и ч аю щ е ее   тем, что блок записисчитывани  содержит диоды, токозадающйе резисторы и tpaHc0opMaTOp,причем первые выводы первого и Bfoporo токозадающих резисторов подключены к айодам первого и второго диодов, катоды которых соединены соответственно с анодами трбтёьго и четверТОГО диодов , катоды которых подключены к входам трансформатора и первым выводам третьего и четвертого токозадающих резисторов соответственноу вторые выводы котосшх соединены с шиной нулевого потенциала, выходы трансформатора  вл ютс  одними из выходов, а вторые выводь первого и второго токозадающих резисторов объединены и  вл ютс  одним из входов блока, другими выходами и входами которого  вл ютс  катоды, первого и второго диодов и аноды третьего и Четвертого диодов.

Источники информации, пpин tыe во внимание при экспертизе 1.Шигин А.Г. и Дерюгин А.А. Циф/ровые вычислительные машины. М.Энерги , 1975, с.97-521. : .

2. Шабалии 8.В. и др. Интегральные функциональные запоминающих уст|рюйсТвМ. Сов.радио, 19716. Ci 5т9 (прототип).

-

9

Ю

тч

-f

гСр

dLjC

-f-/ :

СО

оРГШГ

фиг 2