SU1367042A1

SU1367042A1 - Посто нное запоминающее устройство

Info

Publication number: SU1367042A1
Application number: SU854001194A
Authority: SU
Inventors: Валерий Алексеевич Харитонов; Владимир Алексеевич Панюшкин
Priority date: 1985-12-29
Filing date: 1985-12-29
Publication date: 1988-01-15

Abstract

Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированных ЦВМ. Целью изобретени вл етс уве- личение информационной емкости устройства , хран щего команды переменной длины. Поставленна цель достигаетс тем, что в устройство, содержащее блок пам ти, регистр адреса, формирователь адреса с дешифратором, усилитель считывани , регистр числа и блок управлени с соответствующими св з ми, дополнительно введены второй блок пам ти, счетчик адреса, второй формирователь адреса с дешифратором , второй усилитель считывани , второй регистр числа, два регистра сдвига, шифратор, дешифратор, счетчик , два элемента ИЛИ, три элемента И с соответствующими св з ми, благодар чему посто нное запоминающее устройство позвол ет хранить и считывать команды переменной длиШ)1, записанные в накопителе плотно, без пропусков , что эквивалентно увеличению информационной емкости устройства. 1 ил. S (Л

Description

ее

О)

4

ю

Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано вспециализированных ЦВМ с повышенным уровнем внутреннего зыка.

Целью изобретени вл етс повы

шение информационной емкости устройства .

На чертеже представлена блок-схема предлагаемого устройства.

Посто нное запоминающее устройств содержит два блока 1,2 пам ти, регистр 3 адреса, счетчик 4 адреса, два формировател 5, 6, адреса, два усилител 7, 8 считывани , два регистра 9, 10 числа, два регистра 11, 12 сдвига, шифратор 13, дешифратор 14, счетчик 15, два элемента ИЛИ 16, 17, три элемента И 18-20, блок 21 управлени , выполненный по микропрограммному принципу, состо щий из мультиплексора 22, регистра 23 адреса м ик- рокоманд, блока 24 пам ти микрокоманд , регистра 25 микрокоманд, дешифратора 26 микрокоманд, линии 27 за- задержки и группы схем И 28. Устройство имеет четыре входа 29-32 и два выхода -33, 34.

Устройство работает следующим образом .

В исходном положении регистры 3, 9-12, счетчики 4 и 15 обнулены, элементы И 18-20 закрыты, выходы-дешифратора 14 невозбуждены и шифратора 13 закрыты. Все входы устройства,- кроме четвертого входа 32, наход тс в нулевом состо нии, на вход 32 устройства подаютс тактовые импульсы.

Дл выборки информации из посто нного запоминающего устройства на первый вход, 29 устройства подают адрес , команды (макрокоманды), а на второй вход 30 устройства подают сигнал обращени . Второй вход 30 устройства вл етс первым входом блока 21 управлени , который при отсутствии других входных сигналов фор1мирует последовательность микрокоманд первой микропрограммы, в результате чего в регистр 9 числа поступает команда (макрокоманда). С первого выхода регистра 9 числа, .перва часть 9-1 которого принимает код операции (макрооперации ) , на первый выход 33 устройства поступает код операции (макрооперации ) . Этот же код поступает и .

,на вход дешифратора 14. Если поступивший код (код операции) соответствует команде с адресной частью, укладьгоающейс в част х 9-2, 9-3 регистра 9 числа, то возбу -сдаетс второй выход дешифратора 14, открывающий первую схему И 19 дл адресной части, поступающей далее через первую схему ИЛИ 17 на второй выход 34 устройства. На этом работа устройства заканчиваетс . Если код перрой части 9-1 регистра 9 числа соответствует коду макрокоманды, то возбуждаетс

первый выход дешифратора 14, соединенный с вторым входом блока 21 управлени В этом случае блок 21 управлени вырабатывает вторлпо микропрограмму . В результате выполнени

цервой части второй MHKponporpaMivibi в регистр 10 числа записываетс содержимое чейки блока 2 пам ти с адресом , поступившим на первый вход счетчика 4.адреса из второй части регистра 9 числа. Содержимое считанной чейки помещаетс в первые две части 11-1 и 11-2 первого регистра 11

сдвига. Втора часть ВТОРОЙ ,микропро- граммы повтор ет первую с той разницей , что сигналом с дев того выхода блока 21 управлени на счетный вход счетчика 4 адреса в последнем устанавливаетс адрес следующей чейки блока 2 пам ти и coдepл :иI юe этой чейки записываетс в третью часть 11-3 регистра 11 сдвига, а с восьмого выхода блока 21 управлени управл ющий сигнал в регистре 12 сдвига устанавливает 1 в младшем разр де,

Если начало считанной адресной части макрокоманды совпадает с границей считанного из блока 2 пам ти первого слова, то в Третьей части 9-3 регистра 9 числа записьгоаетс нуль и первый адрес (операнд) из второй части 11-2 регистра 11 сдвига через первую схему ИЛИ 17 поступает на выход 34 устройства. В противном случае из третьей части 9-3 регистра 9- числа в

счетчик 15 записываетс код фактического смещени качала первого адреса относительно границы.первого слова блока 2 пам ти. Ввиду ненулевого содержимого открываетс схема И 20 дл-

тактовых импульсов, поступающих с четвертого входа 32 устройства на сдвигающие входы обоих регистров 11, 12 сдвига и реверсивный вход самого счетчика 15, Это продолжаетс до тех

пор, пока не обнулитс счетчик 15, а регистры 11, 12 сдвига не сдвинутс на число разр дов, указанное в третьей части 9-3 регистра 9 числа. Тем самым первый адрес (операнд) команды оказываетс в начале регистра 11 сдвига, откуда он поступает на второй выход 34 устройства, как если бы он находилс на границе слова. При этом код, обозначающий вариант длины адреса и содержащийс в первой части 11регистра 11 сдвига, поступает на первый вход шифратора 13, на-выходе которого формируетс код длины считыва- емого адреса. На этом втора микропрограмма блока 21 управлени заканчивает свою работу.

При возбуждении третьего входа. 31 устройства мультиплексор 22 формирует адрес третьей микропрограммы блока 21 управлени , предназначенный дл управлени считыванием следующего адреса макрокоманды. При этом оба регистра 11, 12.сдвига сдвигают свое содержимое на длину предьщущего адреса (операнда), став начало очередного адреса (операнда) на границу выходного слова, который затем поступает на выход 34 устройства.

При переполнении второго регистра 12 сдвига на четвертый вход блока 21 управлени поступает сигнал об освобождении третьей части 11-3 регистра 11 сдвига, формируетс адрес четвер- той микропрограммы блока 21 управлени . При этом перемещение информации в регистрах 11, 12 сдвига приостанавливаетс , из блока 2 пам ти в регистр 10 числа и третью часть 11-3 регист- ра 11 сдвига .считываетс следующее слово, после чего продолжаетс работа третьей микропрограммы до ее полного завершени .

Сн тие сигнала обращени к устрой- ству приводит схему в исходное положение .

Таким образом, предлагаемое посто нное запоминающее устройство позвол ет хранить и считьшать команды, записанные в накопителе плотно, бе пропусков, что эквивалентно з еличе- нию информационной емкости устройства .

Claims

Формула изобретени

Посто нное запоминающее устрой- . ство, содержащее блок пам ти, регистр

адреса, первый формирователь адреса, первый усилитель считывани , первый регистр числа и блок управлени , причем информационный вход регистра адреса вл етс адресным входом устрой- 1ства, выход регистра адреса соединен с информационным входом первого формировател адреса, выход которого соединен с адресным входом первого блока пам ти, выход которого соединен с информационным входом первого уси- лител считывани , выход которого соединен с информационным входом первого регистра числа, первый выход которого вл етс первым выходом устройства , первый .вход блока управлени вл етс входом обращени устройства, перва группа выходов блока управлени соединена с вторыми входами yn-i равлени выходом регистра адреса, первого формировател адреса, первого усилител считывани и первого- регистра числа соответственно, а втора группа выходов соединена с третьими входами начальной установки регистра адреса и первого регистра числа соответственно , отличающеес тем, что, с целью повышени информационной емкости устройства, в него введены второй блок пам ти, счетчик адреса, второй формирователь адреса, второй усилитель считывани , второй регистр числа, первый и второй регистры сдвига, шифратор, дешифратор, счетчик, первый и второй элемент ИЛИ, первый, второй и третий элементы И, причем первый выход первого регистра числа соединен с информационным входом дешифратора, первый выход которого соединен с вторым входом задани режима работы блока управлени , а второй выход соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого вл етс вторым выходом устройства, второй выход первого регистра числа соединен с вторым входом первого элемента И и входом предварительной записи счетчика адреса, выход которого соединен с первым информационным входом второго формировател адреса, выход которого соединен с адресным входом второго блока пам ти, выход которого соединен с первым информационным входом второго усилител считывани , выход которого соединен с первым информационным входом второго регистра

числа, выход которого соединен с первым и вторым информационными входами первого регистра сдвига, первый выход которого соединен с первым информационным входом шифратора, выход К9- торого соединен с первым входом второго элемента ИЛИ, выход , которого соединен с первым входом предварительной записи счетчика адреса, выход обратного переноса которого соединен с первым входом второго элемента И, выход которого соединен с вторым входом обратного счета счетчика, первым тактовым входом второго регистра сдвига и третьим тактовым входом пер- .вого регистра сдвига, второй выход которого соединен с вторым входом первого элемента ИЛИ, третий выход первого регистра числа .соединен с первым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, треть группа выходов блока управлени соединена с вторым входом управлени вы- ходом шифратора и четвертым входом -управлени выходом первого регистра сдвига, четверта группа выходов блока управлени соединена с вторыми входами управлени предварительной .записью счетчика адреса,BTopbiMJ. вхо

дами управлени выходом второго формировател адреса, второго усилител считывани и второго регистра числа, выход второго регистра сдвига соединен с третьим входом задани режима работы блока управлени , четвертый вход которого вл етс третьим входом задани режима р-аботы

блока управлени , п тый выход блока

управлени соединен с. вторым входом третьего элемента И, шеста группа выходов блока управлени соединена с третьими входами начальной установки

счетчика адреса и второго регистра числа, п тым входом начальной установки первого регистра сдвига, вторым, входом начальной установки второго регистра сдвига и третьим входом начальной установки счетчика, четвертый вход тактовых импульсов устройства соединен с вторым входом второго элемента И, третий вход которого соединен с седьмым выходом блока .управлени , восьмой выход которого соединен с третьим входом управлени записью логической единицы в младший разр д второго регистра сдвига,; а дев тый выход блока управлени соединен с четвертым счетным входом счетчика адреса .