SU1541624A1 - Устройство дл буферизации информации - Google Patents
Устройство дл буферизации информации Download PDFInfo
- Publication number
- SU1541624A1 SU1541624A1 SU884432300A SU4432300A SU1541624A1 SU 1541624 A1 SU1541624 A1 SU 1541624A1 SU 884432300 A SU884432300 A SU 884432300A SU 4432300 A SU4432300 A SU 4432300A SU 1541624 A1 SU1541624 A1 SU 1541624A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- counter
- trigger
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в системах обмена данными в качестве буферной пам ти. Цель изобретени - расширение функциональных возможностей за счет обеспечени многократного считывани необходимой области блока пам ти. Устройство содержит блок пам ти, два счетчика, триггер, одновибратор, два элемента ИЛИ, элемент И. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в системах обмена данными в - качестве устройства буферной пам ти.
Цель изобретени - расширение функциональных возможностей за счет обеспечени многократного считывани необходимой области блока пам ти.
На чертеже приведена структурна схема устройства.
Устройство содержит блок 1 пам ти , информационные входы 2 и выходы 3, счетчики 4 и 5, триггер 6, элементы ИЛИ 7 и 8, элемент И 9, одновибра- тор 10, входы 11-14 и выходы 15 и 16.
Устройство работает следующим образом .
Перед началом работы сигналом по входу 14 установки устанавливаютс в нулевое состо ние счетчики 4 и 5 и триггер 6.
Высокий уровень сигнала на нулевом выходе триггера 6, т.е. на выходе 15, свидетельствует о том, что устройство находитс в режиме записи информации. Записываемые данные
поступают на вход 2 устройства в сопровождении сигнала на входе 11, который , поступа на вход синхронизации записи блока 1 пам ти, осуществл ет запись данных по адресу, сформированному на выходах счетчика 4. Задним фронтом сигнала на входе 11, проход щего через элементы ИЛИ 7 и 8, осуществл етс модификаци содержимого (добавл етс единица) счетчиков 4 и 5. Запись последующих информационных слов в блок 1 пам ти осуществл етс аналогично. Это происходит до тех пор, пока на выходе переполнени счетчика 5 не по витс сигнал , который поступает на счетный вход триггера 6 и своим задним фронтом устанавливает его в единичное состо ние . При этом низкий уровень сигнала на нулевом выходе триггера 6, т.е. на выходе 15 устройства, запрещает передатчику информации формировать .запросы на запись данных. В то же врем высокий уровень сигнала на единичном выходе триггера 6, т.е. на выходе 16 устройства, свидетельству (Я
ел
Јь ОЭ
ю
Јь
ет о том, что устройство готово к выполнению операции чтени данных. Запрос на чтение данных поступает от приемника информации по вхо 12 и на вход стробировани чтени данных блока 1 пам ти. При этом на информационные выходы 3 устройства считываютс данные по адресу, сформированному на выходах счетчика 4. Задним фронтом сигнала на входе 12 устройства, проход щего через элемент ИЛИ 7, модифицируетс содержимое счетчика 4. Этим же сигналом (при высоком уровне сигнала на входе 13), проход щим через элементы И 9 и ИЛИ 8, производитс модификаци содержимого счетчика 5. При низкой уровне сигнала на входе 13 устройства модификаци содержимого счетчика 5 не производитс . Если приемнику информации требуетс считать данные, хран щиес в блоке 1 пам ти один раз, то в режиме чтени приемник информации поддерживае на входе 13 устройства высокий уровень сигнала. При этом чтение информации с блока 1 пам ти производитс по запросам приемника информации по входу 12 устройства до тех пор, пока на выходе переполнени счетчика 5 не по витс сигнал, по заднему фронту которого триггер 6 устанавливаетс в нулевое состо ние , перевод тем самым устройство в режим записи. Если приемнику информации требуетс считать какую- либо область блока 1 пам ти несколько раз, например, дл вывода одних и тех же данных на различные регистрирующие устройства, то по достижении счетчиком 4 (и счетчиком 5) начальной границы этой области приемник информации устанавливает на входе 13 устройства низкий уровень сигнала , который запрещает дальнейшую модификацию содержимого счетчика 5 при выполнении запросов на чтение, поступающих по входу 12. По окончании первого считывани данных, хран щихс в данной области пам ти, приемник информации устанавливает высокий уровень сигнала на входе 13 управлени , по переднему фронту которого одновибратор 10 формирует на выходе импульс, который переписывает в счетчик 4 по информационным входам начпльнуп паницу
0
5
0
5
0
5
0
5
0
5
Claims (1)
- требуемой области пам ти из счетчика 5. Формула изобретениУстройство дл буферизации информации , содержащее блок пам ти, первый счетчик, триггер, первый элемент ИЛИ, элемент И, причем информационные вход и выход блока пам ти вл ютс входом и выходом устройства дл подключени соответственно к информационному выходу источника информации и информационному входу приемника информации, нулевой и единичный выходы триггера вл ютс выходами устройства дл подключени соответственно к входу разрешени записи источника информации и к входу разрешени чтени приемника информации, при этом выход первого счетчика соединен с адресным входом блока пам ти, о т л и чающе ес тем, что, с целью расширени функциональных возможностей за счет обеспечени многократной выдачи одной и той же информации, в устройство введены второй счетчик, второй элемент ИЛИ, одновибратор, причем первьй вход первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ, с входом записи блока пам ти и вл етс входом устройства дл подключени к выходу синхронизации записи источника информации, второй вход первого элемента ИЛИ соединен с первым входом элемента И, с входом чтени блока пам ти и вл етс входом устройства дл подключени к выходу синхронизации чтени приемника информации , второй вход элемента И соединен с входами запуска одновибрато- ра и вл етс входом устройства дл подключени к разрешающему выходу приемника информации, нулевой вход триггера соединен с установочными входами первого и второго счетчиков и вл етс установочным входом устройства , при этом выход элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен со счетным входом второго счетчика, выход переполнени юторого соединен со счетным входом триггера, счетный и информационный входы и вход записи первого счетчика соединены соответственно с выходом первого элемента ИЛИ, с выходом второго счетчика и с выходом одновибратора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884432300A SU1541624A1 (ru) | 1988-05-30 | 1988-05-30 | Устройство дл буферизации информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884432300A SU1541624A1 (ru) | 1988-05-30 | 1988-05-30 | Устройство дл буферизации информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1541624A1 true SU1541624A1 (ru) | 1990-02-07 |
Family
ID=21377916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884432300A SU1541624A1 (ru) | 1988-05-30 | 1988-05-30 | Устройство дл буферизации информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1541624A1 (ru) |
-
1988
- 1988-05-30 SU SU884432300A patent/SU1541624A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1019428, кл. G 06 F 13/00, 1982. Авторское свидетельство СССР № 1236491, кл. G 06 F 13/00, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
KR900015008A (ko) | 데이터 프로세서 | |
SU1541619A1 (ru) | Устройство дл формировани адреса | |
GB1078580A (en) | Electronic data processing system | |
SU1541624A1 (ru) | Устройство дл буферизации информации | |
SU1689960A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
SU1658160A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1730630A2 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1718224A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1571596A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1201830A1 (ru) | Устройство дл ввода информации | |
RU1817134C (ru) | Устройство разрешени конфликтной ситуаций в двухпортовом запоминающем устройстве | |
SU630645A1 (ru) | Буферное запомнающее устройство | |
SU1396158A1 (ru) | Буферное запоминающее устройство | |
SU1441374A1 (ru) | Устройство дл вывода информации | |
SU1658165A1 (ru) | Устройство дл сопр жени источника информации с процессором | |
SU1564695A1 (ru) | Буферное запоминающее устройство | |
SU1619282A1 (ru) | Запоминающее устройство | |
RU1807523C (ru) | Буферное запоминающее устройство | |
SU1587504A1 (ru) | Устройство программного управлени | |
SU1164718A1 (ru) | Устройство дл управлени блоком пам ти | |
SU1387042A1 (ru) | Буферное запоминающее устройство | |
SU1686451A1 (ru) | Устройство дл сопр жени источника информации с процессором | |
SU1367042A1 (ru) | Посто нное запоминающее устройство |