SU1396158A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства систем обработки информации. Цель изобретени  - расширение области применени  за счет обеспечени  режима записи слова сое- то ни . Устройство содержит блок 1 пам ти, мультиплексор 4, счетчики 6,7 и реверсивный счетчик 9. Расим- рение области применени  достигаетс  введением регистра 10, второго 5 мультиплексора, третьего счетчика 8, элементов ИЛИ 12,13,22, схемы 11 сравнени , элемента 23 задержки. 1 ил, .

Description

CAD

О)

ел

СХ)

113

I

i Изобретение относитс  к технике .й может быть использовано в качестве буферного запоминаюш,его устройства систем обработки информации.

Цель изобретени  - расширение области применени  за счет обеспечени  режима записи слова состо ни .

На чертеже приведена структурна  : схема предлагаемого устройства. i Устройство содержит блок 1 пам ти I первую группу 2 информационных входов ; и группу 3 информационных выходов, I первый 4 и второй 5 мультиплексоры, первый 6, второй 7, третий 8 и ре- : версивный 9 счетчики, регистр 10, ; схему 11 сравнени , элементы ИЛИ 12 и 13, вторую группу 14 информацион- : ных входов, первый вход 15 задани  : режима, второй вход 16 задани  режи- ; ма, вход 17 упраЬлени  чтением, вход I 18 управлени  записью, выход Буфер : пуст 19, выход Буфер заполнен 20, вход 21 установки, элемент ИЛИ 22 к элемент 23 задержки.

Устройство работает следувщим образом .

Перед началом работы по входу 21 установки счетчики 6,7,8 и 9 устанавливаютс  в нулевое состо ние. : Перед записью каждого блока данных ; на второй вход 16 задани  режима дол- I жен быть подан сигнал, по которому в блоке 1 пам ти резервируетс   чейка дл  последующей записи слова состо ни  блока данных,, При этом сигнал с второго входа 16 задани  режима переписывает содержимое счетчика 6 в регистр 10 и задним фронтом сигнала на выходе элемента ШМ 12 производитс  модификаци  содержимого счетчиков 6,8 и 9, т.е. к их содержимому добавл етс  единица.

Информационное слово блока данных поступает на первую группу 2 информационных входов в сопровождении сигнала на первом входе 15 задани  режима Сигнал на входе 15 воздействует на вход управлени  мультиплексора 4 и подключает к адресным входам блока 1 пам ти выходные сигналы счетчика 6„ Одновременно с этим сигнал с вх ода 15 через элемент ИЛИ 13 осущест13Х  - ет запись информационного слова в блок 1 пам ти по адресу, сформированному на счетчике 6. Задним фронтом сигнала на входе 15 производитс  модификаци  содерзвни- мого счетчиков 6,,8 и 9, т.е. к их

0

5

0

5

61

Q

35

40

45

50

55

582

содержимому добавл етс  единица. Запись последующих информационных слов блока данных производитс  аналогично.

По окончании записи блока данных на вход 18 управлени  записью поступает сигнал, по которому производитс   запись в блок 1 пам ти слова состо ни  предьщущего блока данных. При этом высокий уровень сигнала на входе 18, воздейству  на вход управлени  мультиплексора 5, подключает к инфор- матщонным входам блока 1 пам ти выходные сигналы счетчика 8 и сигналы, присутствующие на второй группе 14 информационных входов, куда поступает слово состо ни  записанного блока данных. Высокий уровень на входе 18 управлени  записью, воздейству  на вход управлени  мультиплексора 4, подключает к адресным входам блока 1 пам ти выходные сигналы регистра 10.

При поступлении по входу 17 управлени  чтением запроса на чтение данных к адресным входам блока 1 пам ти подключаютс  выходы счетчика 7 (на входах управлени  мультиплексора 4 - низкие сигналов), которьй  вл етс  формирователем текущего адреса чтени  данных. Сигнал по входу 17 разрешает прохождение считанных из блока 1 пам ти данных на группу 3 информационных выходов. Задним фронтом сигнала на входе 17 производитс  модификаци  содержимого счетчика 7 (добавл етс  единица) и счетчика 9 (вычитаетс  единица). Чтение последующих информационных слов производитс  аналогично.

Реверсивный счетчик 9 имеет разр дность , на единицу превышающую разр дность счетчиков 6 и 7, и высокий уровень сигнала на,выходе его ,старшего разр да, т.е. на выходе.Буфер заполнен 20 свидетельствует о том, что буфер заполнен. Низкий уровень сигнала на выходе схемы 11 сравнени  (на выходе Буфер пуст 19, при котором содержимое счетчика 9 равно содержимому счетчика. 8, свидетельствует о том, что буфер пуст.

Claims (1)

1. Формула изобретени 

   Буферное запоминающее устройство, содержащее блок пам ти, информационные выходы которого  вл ютс  группой информационных выходов устройства, реверсивный счетчик, вход обратного

   счета которого  вл етс  входом управлени  чтением устройства и подключен к счетному входу первого счетчика, выходы которого соединены с информационными входами первой группы первого мультиплексора, информационные входы второй Группы которого подключены к выходам второго счетчика, первый управл ющий вход первого мультиплексора  вл етс  входом управлени  записью устройства, выход первого мультиплексора подключен к адресному входу блока пам ти, о т ли ч а ю

   мультиплексора  вл ютс  второй группой информационных входов устройства и подключены к выходам третьего счетчика , вход установки которого соеди- . ней с выходом третьего элемента ИЛИ, первьй вход которого подключен к выходу элемента задержки, вход которого соединен с управлени  записью устройства и подключен к второму входу второго элемента ИЛИ и управл ющему входу второго мультиплекг. сора, второй вхсщ третьего элемента ИЛИ  вл етс  входом установки устрой

   выход старшего раз- Буфер

   щ е е с   тем, что, с целью расшире- 5 подключен к входам установки ни  области применени  за счет обеспе- первого, второго и реверсивного счет- чени  режима записи слова состо ни , чиков, вход пр мого счета реверсивного счетчика подключен к выходу первого элемента ИЖ и к счетному входу 2Q третьего счетчИка, выходы которого подключены к входам первой группы ; схемы сравнени , входы второй группы которой подключены к выходам реверсивного счетчика, 25 р да которого  вл етс  выходом

   заполнен устройства, выходом Буфер пуст которого  вл етс  выход схемы сравнени , второй вход первого элемента ИЛИ  вл етс  вторым входом за- го элемента ИЛИ, выход которого под- зо  з™ режима устройства и подключен ключен к входу записи блока пам ти, к входу синхронизации регистра, выходы которого соединены,с информационным входом третьей группы первого мультиплексора , а вход управлени  чтением устройства , соединен с входом чтени  блока пам ти .

   устройство содержит регистр, второй мультиплексор, третий счетчик, первый , второй и третий элементы ИЛИ, схему сравнени , элемент задержки, причем информационный вход регистра соединен с выходом второго счетчики, к счетному входу которого подключен выход первого элемента ШШ, первый вход которого  вл етс  первым вхс ой задани  режима устройства и соединен с вторым управл нищм входом первого мультиплексора и первым входом второинформационньй вход которого соединен с выходом второго мультиплексора, информационные входы первой группы которого  вл ютс  первой группой ни- . формацион ых входов устройства, иИ- формационные входы второй группы

   35

   выход старшего раз- Буфер

   входам установки реверсивного счет- о счета реверсивночен к выходу первок счетному входу выходы которого м первой группы ходы второй группы к выходам реверетс  выходом

   зо

   35