SU1361633A2 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройство Download PDFInfo
- Publication number
- SU1361633A2 SU1361633A2 SU864102422A SU4102422A SU1361633A2 SU 1361633 A2 SU1361633 A2 SU 1361633A2 SU 864102422 A SU864102422 A SU 864102422A SU 4102422 A SU4102422 A SU 4102422A SU 1361633 A2 SU1361633 A2 SU 1361633A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- buffer
- inputs
- input
- counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычис- .лительной технике и может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов. Целью изобретени вл етс расширение области применени устройства за счет возможности приема информационного потока с произвольными характеристиками. Буферное запоминающее устройство содержит накопитель 1, информационные входы 2 и выходы 3, сумматоры 4 и 5, группы элементов И-ИЛИ 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и 12, элементы НЕ 13 и 14, регистр 15, схему 16 сравнени , элемент ИЛИ 17, входы 18-20 управлени , вход 21 установки, входы 22 и 23 управлени , выходы 24 и 25 признаков Буфер свободен, Буфер заполнен. При использовании изобретени не накладываютс ограничени на характеристики входного потока данных систем обработки информации. 1 ил. 10
Description
Изобретение относитс к вычислительной технике, может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов и вл етс усовершенствованием устройства по авт. сз. IP 1101889.
Цель изобретени - расширение области применени устройства за счет возможности приема информационного потока с произвольными характеристиками .
На чертеже приведена структурна схема устройства.
Устройство содержит накопитель 1, информационные входы 2 и выходы 3, сумматоры 4 и 5, группы элементов И-ИЛ1 1 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и 12, элементы НЕ 13 и 14, регистр 15, схему 16 сравнени , элемент ИЛИ 17, входы 18-20 управлени , вход 21 установки , входы 22 и 23 управлени , выходы 24 и 25 признаков Буфер свободен и Буфер заполнен и триггер26
.J
Устройство работает следующим образом . .Перед началом работы счетчики 8- 10, триггер 26 и регистр 15 устанавливаютс в нулевое состо ние сигналом на входе 21.
При выполнении операции записи информации в накопитель 1 на входе 19 устанавливаетс низкий уровень сигнала, который, воздейству через элемент НЕ 13 на первые входы элементов И-ИЛИ 6, подключает к первым входам сумматора 4 выходы счетчика 8 Текущий адрес записи формируетс на- выходах сумматора 4 как сумма содержимого счетчика 8 и кода на выходах элементов И-ИЛИ 7, которьм, в свою очередь, определ етс уровнем сигнала на входе 19 и состо нием триггера 26. К вторы-м входам первого сумматора 4 подключаютс через элементы И-Е1Ш 7 выходы второго сумматора 5 при выполнении операции записи и при единичном состо нии триггера 26. При этом высокий уровень сигнала на выходе триггера 26 и на выходе элемента НЕ 13 через открытый элемент И 11 обеспечивает подключение на выходы элементов И-ИЛИ 7 сигналов с выходов сумматора 5.
При выполнении операции чтени или записи, но при нулевом состо нии
0
5
триггера 26 на выходы элементов И-ИЛИ
7подключаютс сигналы с выходов регистра 15. В накопитель 1 по адресу, сформированному на выходе сумматора 4, осуществл етс запись информации
с входных шин 2 числа с приходом сигнала по входу 18. По окончании записи сигналом на входе 22 добавл етс единица к содержимому счетчиков 8 и 10.
При выполнении операции чтени информации из накопител 1 на входе 19 устанавливаетс высокий уровень сигнала, который, воздейству на вторые входы элементов И-ИЛИ 6, подключает к первым входам сумматора 4 разр дные выходы, счетчика 9. Текущий адрес чтени формируетс на выходах сумматора 4 как сумма содержимого счетчика 9 и содержимого регистра 15. Производитс чтение на шины 3 информации из накопител 1 по адресу, сформированному на выходах суммато5 ра 4. По окончании чтени сигналом на входе 20 добавл етс единица к содержимому счетчика 9 и вычитывает- . с единица из содержимого счетчика 10. Триггер 26 устанавливаетс в
0 единичное состо ние сигналом на выходе переполнени первого счетчика
8каждьй раз после записи в накопитель 1 2 (k-разр дность счетчиков
8 и 9) слов. Разр дность счетчика 10 равна k+1. Сигналом на выходе пере- .
каждьй
0
5
полнени счетчика .9, т.е. раз после чтени 2 слов из накопи-, тел 1, триггер 26 устанавливаетс в нулевое состо ние. Одновременно с 0 этим осуществл етс запись в регистр 15 выходньш сигналов сумматора 5. В регистр 15 записываетс сумма предыдущего содержимого регистра 15 и кода на входах 23.
5 Высокие уровни сигналов на выходах 24 и 25 свидетельствуют о наличии состо ний Буфер свободен и Буфер заполнен соответственно. Сигнал Буфер свободен формируетс на вы0 ходе элемента И 12, на входы которо-г го подаютс сигналы с инверсных разр дных выходов счетчика 10. Сигнал Буфер заполнен формируетс на выходе элемента ИЛИ 17 в каждом из двух
5 случаев: высокий уровень сигнала на пр мом выходе старшего разр да счетчика 10, содержимое счетчика 9 меньше кода на входе 23 при единичном состо нии триггера 26. При по влении
сигнала Буфер заполнен запрещаетс обращение к устройству с операцией записи. При по влении сигнала Буфер свободен запрещаетс обращение к устройству с операцией чтени .
Технико-экономические преимущества предлагаемого буферного запоминающего устройства заключаютс в том, что при его использовании не накладываютс ограничени на характеристики входного потока данных систем обработки информации, что позвол ет расширить область применени устройства .
Форм у л а изобретени
Буферное запоминающее устройство по авт. св. № 1101889, отличающеес тем, что, с целью рас- щирени области применени устройства за счет возможности приема информационного потока с произвоьными характеристиками , в него введены реверРедактор В.Петраш Заказ 6297/52
Составитель В.Фокина Техред-М.Дидык
Корректор
Тираж 588Подписное
БНИИПИ Государственного комитета СССР
по делам изобретений и открыти й 113035, Москва, Ж-35, Раушска наб., д.. 4/5
Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4
сивный счетчик, схема сравнени , второй элемент И и элемент ИЛИ, выход которого вл етс выходом признака
сигнала Буфер заполнен устройства, входы элемента ИЛИ подключены к выходу старщего разр да реверсивного счетчика и выходу схемы сравнени соответственно, разр дные выходы второго счетчика соединены с информаци-- онными входами первой группы схемы сравнени , информационные входы второй группы которой подключены к щес- тому управл ющему входу устройства,
управл ющий вход схемы сравнени соединен с выходом триггера, установочный вход, вход пр мого счета и вход обратного счета реверсивного счетчика подключены к п тому, третьему и
четвертому управл ющим входам устройства соответственно, разр дные выходы реверсивного счетчика подключены к входам элемента И, выход которого вл етс выходом сигнала признака Буфер свободен устройства.
Корректор С.Черни
Claims (1)
- Форм ул а изобретенияБуферное запоминающее устройство по авт. св. № 1101889, отлича~20 ю щ е е с я тем, что, с целью расширения области применения устройства за счет возможности приема информационного потока с произвоьными характеристиками, в него введены ревер-25 сивный счетчик, схема сравнения, второй элемент И и элемент ИЛИ, выход которого является выходом признака сигнала Буфер заполнен устройства, входы элемента ИЛИ подключены к выходу старшего разряда реверсивного счетчика и выходу схемы сравнения соответственно, разрядные выходы второго счетчика соединены с информационными входами первой группы схемы сравнения, информационные входы второй группы которой подключены к шестому управляющему входу устройства, управляющий вход схемы сравнения соединен с выходом триггера, установочный вход, вход прямого счета и вход обратного счета реверсивного счетчика подключены к пятому, третьему и четвертому управляющим входам устройства соответственно, разрядные выходы реверсивного счетчика подключены к входам элемента И, выход которого является выходом сигнала признака Буфер свободен устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864102422A SU1361633A2 (ru) | 1986-07-31 | 1986-07-31 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864102422A SU1361633A2 (ru) | 1986-07-31 | 1986-07-31 | Буферное запоминающее устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1101889 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1361633A2 true SU1361633A2 (ru) | 1987-12-23 |
Family
ID=21250854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864102422A SU1361633A2 (ru) | 1986-07-31 | 1986-07-31 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1361633A2 (ru) |
-
1986
- 1986-07-31 SU SU864102422A patent/SU1361633A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1101889, кл. G 11 С 19/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6223264B1 (en) | Synchronous dynamic random access memory and data processing system using an address select signal | |
SU1361633A2 (ru) | Буферное запоминающее устройство | |
SU1252817A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1226473A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1396158A1 (ru) | Буферное запоминающее устройство | |
JPS61194909A (ja) | デイジタル信号遅延用回路装置 | |
SU1191913A1 (ru) | Устройство дл ввода-вывода информации | |
SU1372316A1 (ru) | Запоминающее устройство дл графического диспле | |
SU1619282A1 (ru) | Запоминающее устройство | |
JPS6040053B2 (ja) | 画像記憶装置 | |
SU1536366A1 (ru) | Устройство дл ввода-вывода информации | |
SU1034069A1 (ru) | Буферное запоминающее устройство | |
SU1591074A1 (ru) | Буферное запоминающее устройство | |
SU1596390A1 (ru) | Устройство буферной пам ти | |
SU1163358A1 (ru) | Буферное запоминающее устройство | |
SU1196882A1 (ru) | Многоканальное устройство ввода информации | |
SU488202A1 (ru) | Устройство сопр жени | |
SU1254487A1 (ru) | Устройство дл обнаружени конфликтов в процессоре | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
SU1465888A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
JPS5862686A (ja) | 画像メモリ装置 | |
SU525156A1 (ru) | Запоминающа матрица | |
SU1282141A1 (ru) | Буферное запоминающее устройство | |
SU1160472A1 (ru) | Буферное запоминающее. устройство | |
SU1173446A1 (ru) | Запоминающее устройство |