SU1173446A1 - Запоминающее устройство - Google Patents

Запоминающее устройство Download PDF

Info

Publication number
SU1173446A1
SU1173446A1 SU833613395A SU3613395A SU1173446A1 SU 1173446 A1 SU1173446 A1 SU 1173446A1 SU 833613395 A SU833613395 A SU 833613395A SU 3613395 A SU3613395 A SU 3613395A SU 1173446 A1 SU1173446 A1 SU 1173446A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
information
signal
outputs
recording
Prior art date
Application number
SU833613395A
Other languages
English (en)
Inventor
Сергей Иванович Берестов
Сергей Александрович Сажин
Валерий Тимофеевич Субботин
Владимир Иванович Черников
Original Assignee
Предприятие П/Я А-3904
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3904 filed Critical Предприятие П/Я А-3904
Priority to SU833613395A priority Critical patent/SU1173446A1/ru
Application granted granted Critical
Publication of SU1173446A1 publication Critical patent/SU1173446A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, разделенный на секции, информационные входы и выходы которых  вл ютс  соответственно информационными входами и выходами устройства, кольцевой регистр сдвига, выходы которого подключены к первым входам cooTBetствующих элементов И первой и второй групп у а вход соединен с выходом элемента ИЛИ, первый и второй входы которого  вл ютс  соответственно входом записи и чтени  устройства, отличающеес  тем, что с целью повьшени  быстродействи , в него введены счетчики адреса по числу секций накопител , причем выходы счетчиков адреса подключены к адресным входам соответствующих секций накопител , вторые входы элементов И первой группы соединены с входом записи устройства, а выходы подключены к входам записи соответствующих секций накопител , вторые входы элементов И второй 1 группы соединены с выходом элемента ИЛИ, а выходы подключены к входам соответствующих счетчиков адреса и входам выборки соответствующих секций накопител .

Description

00 4 4
а Изобретение относитс  к вычислительной технике и цифровой измерительной технике и может быть исполь зовано в измерительных системахj в которых необходимо быстро записат в запоминающее устройство оцифрованную информацию измерений. Цель изобретени  - повьшение быс родействи  устройства. .На чертеже представлена структур на  схема запоминающего устройства. . Устройство содержит накопитель 1 у разделенный например, на четыре секции 1.1-1.4, счетчики 2.1-2.4 адреса, первую группу элементов И 3.1-3.4, вторую группу.элементов И 4.1 - 4.4, кольцевой регистр 5 сдвига, элемент ИЛИ 6. На чертеже таюке обозначены входы.7 и 8 записи и чтени , информационные входы 9. и выходы 10 устройства Устройство работает следующим об разом. Перед записью или считыванием устройство устанавливаетс  в исходмое состо ние: счетчики 2.1-2.4 адреса обнул ютс ,.т.е, на их разр дных вьшодах устанавливаетс  О, а значит и на адресных входах секций 1,1-1.4, таким образом, заранее выставлен начальный адресу коль ценой регистр 5 устанавливаетс  в первое состо ние, т.е. разрешающий уровень выставлен только на первом разр дном выходеS поэтому управл ющ сигналы Запись 7 или Чтение 8 могут пройти через элементы И 3.1. и 4. только на входы первой секции 1Л и первый счетчик 2.1 адреса. Запись входной информации осуще ствл етс  следующим образом. Первый сигнал Запись через элементы ИЛИ 6 и элементы И 3.1 и 4.1 преобразуетс  в сигналы Запись и Выбор блока пам ти, которые поступают на входы первой секции 1.1 -и осуществл ют запись информации , выставленной на информационных входах 9 устройства. Позаднему фронту сигнала Запись происходит переключение счетчика 2.1 адреса в следующее состо ние, что означает выставление следующего адреса перво секции 1.1. Сигнал Запись через элемент ИЛИ 6 поступает на счетный вход кольцевого сдвигаемого регистр 5 и по своему заднему фронту устана ливают регистр 5 во второе состо ни т.е. разрешающий уровень выставлен на втором разр дном выходе, на всех остальных - запрещающий уровень, поэтому второй внешний сигнал Запись пройдет через элементы И 3.2 и 4.2 только на второй вход второй секции 1 ,/i и второй счетчик 2.2 адреса . Второй внешний сигнал Запись произойдет аналогично первому запись информации во второй блок пам ти по начальному адресу, а также выставит следующий адрес на адресных входах второй секции 1.2 и выберет дл  следующего управл ющего внешнего сигнала третью секцию 1.3. В результате первые четыре сигнала Запись произведут запись информации четырех информационных например, 16-разр дных слов (на каждый сигнал Запись выставл етс  информаци , т.е. каждый сигнал Запись сопровождаетс  информацией в-виде, например, 16разр дного двоичного числа по 16-ти . внешним шинам ) последовательно в четыре слова секции накопител  1.11 .4 по начальному адресу. П тый сигнал Запись произведетзапись п того информационного слова в первую секцию 1.1 по следующему адресу, выставленному лосле окончани  первого сигнала Запись. После окончани  п того Сигнала Запись с необходимой задержкой на адресных входах первой секции 1.1 будет выставлен следзпощий адрес. При считывании информации внешний сигнал Чтение 8 через элементы 6 и 3 поступает на вход Выбор блока пам ти, При наличии этого сигнала и отсутствии сигнала Запись выбранньй блок пам ти выставит хранимую информацию на шiфopмaциoнныe выхода 10. В остальном работа устройства аналогична работе в режиме записи . Таким образом, в предлагаемом ЗУ в результате записи информационного слова непосредственно в накопитель, осуществлени  адресации внутри устройства в соответствии с сигналами Запись и Считьшание и обращени  одним сигналом Запись к блоку пам ти, следующим сигналом Запись к другому блоку пам ти врем  записи одного информационного слова достигает предельного быстродействи , характерного дл  используемого типа накопител .

Claims (1)

  1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, разделенный на секции, информационные входы и выходы которых являются соответственно информационными входами и выходами устройства, кольцевой регистр сдвига, выходы которого подключены к первым входам соответствующих элементов И первой й второй групп, а вход соединен с выходом элемента ИЛИ, первый и второй входы которого являются соответственно входом записи и чтения устройства, отличающееся тем, что с целью повышения быстродействия, в него введены счетчики адреса по числу секций накопителя, причем выходы счетчиков адреса подключены к адресным входам соответствующих секций накопителя, вторые входы элементов И первой группы соединены с входом записи устройства, а выходы подключены к входам записи соответствующих секций накопителя, вторые входы элементов И второй группы соединены с выходом элемента ИЛИ, а выходы подключены к входам соответствующих счетчиков адреса и входам выборки соответствующих секций накопителя.
    511,,..1173446
    т.е. разрешающий уровень выставлен на втором разрядном выходе, на всех остальных - запрещающий уровень, поэтому второй внешний сигнал Запись пройдет через элементы И 3.2 и 4.2 только на второй вход второй секции 1, ζ са. Второй произойдет * информации начальному следующий адрес на адресных входах второй секции 1.2 и выберет для следующего управляющего внешнего i сигнала третью секцию 1.3. В результате первые четыре сигнала Запись произведут запись информации четырех информационных, например, 16-разрядных слов (на каждый сигнал Запись
    I выставляется информация, т.е. каждый сигнал Запись сопровождается информацией в виде, например, 16разрядного двоичного числа по 16-ти внешним шинам ) последовательно в четыре 1.4 по ' сигнал пятого секцию выставленному после окончания первого сигнала Запись. После окончания пятого Сигнала Запись с необходимой задержкой на адресных входах первой секции 1.1 будет выставлен следующий адрес.
    При считывании информации внешний сигнал Чтение8 через элементы 6 и 3 поступает на вход Выбор блока памяти. При наличии этого сигнала и отсутствии сигнала Запись выбранный блок памяти выставит хранимую информацию на информационные выхода 10. В остальном работа устройства аналогична работе в режиме запиСИ.
    Таким образом, в предлагаемом
    ЗУ в результате записи информационного слова непосредственно в накопитель, осуществления адресации внутри ,· устройства в соответствии с сигналами Запись и Считывание и обращения одним сигналом Запись к одному блоку памяти, следующим сигналом Запись к другому блоку памяти время записи одного информаI ционного слова достигает предельного быстродействия, характерного для используемого типа накопителя.
    1 1173446
SU833613395A 1983-06-30 1983-06-30 Запоминающее устройство SU1173446A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833613395A SU1173446A1 (ru) 1983-06-30 1983-06-30 Запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833613395A SU1173446A1 (ru) 1983-06-30 1983-06-30 Запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1173446A1 true SU1173446A1 (ru) 1985-08-15

Family

ID=21071339

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833613395A SU1173446A1 (ru) 1983-06-30 1983-06-30 Запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1173446A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 963090, кл. Q П С 11/00, 1981. *

Similar Documents

Publication Publication Date Title
SU1173446A1 (ru) Запоминающее устройство
SU1594521A1 (ru) Устройство дл сортировки чисел
SU1010653A1 (ru) Запоминающее устройство
SU1163358A1 (ru) Буферное запоминающее устройство
SU1034069A1 (ru) Буферное запоминающее устройство
JPS5758280A (en) Method for making memory address
SU1529289A1 (ru) Устройство дл подмены информации в посто нной пам ти
SU1619282A1 (ru) Запоминающее устройство
SU1550561A1 (ru) Устройство дл сбора и регистрации данных
SU1163360A1 (ru) Буферное запоминающее устройство
SU1234827A1 (ru) Устройство дл упор дочени массива чисел
SU680052A1 (ru) Запоминающее устройство
SU1596390A1 (ru) Устройство буферной пам ти
SU1339653A1 (ru) Запоминающее устройство
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU983748A1 (ru) Устройство дл регистрации информации
SU1357966A1 (ru) Устройство сопр жени процессора с пам тью
SU963099A1 (ru) Логическое запоминающее устройство
SU1532934A1 (ru) Устройство дл приема асинхронного бипол рного последовательного кода
SU842956A1 (ru) Запоминающее устройство
SU1304078A1 (ru) Стековое запоминающее устройство
SU842957A1 (ru) Запоминающее устройство
SU1304076A1 (ru) Устройство дл управлени доменной пам тью
SU1536443A1 (ru) Устройство дл подмены информации в посто нной пам ти
SU1295451A1 (ru) Буферное запоминающее устройство