SU1191913A1

SU1191913A1 - Устройство дл ввода-вывода информации

Info

Publication number: SU1191913A1
Application number: SU843689257A
Authority: SU
Inventors: Анатолий Корнеевич Шидловский; Виктор Борисович Павлов; Владимир Михайлович Скиданов; Александр Владимирович Денисенко; Виктор Николаевич Литвиненко
Original assignee: Институт Электродинамики Ан Усср
Priority date: 1984-01-13
Filing date: 1984-01-13
Publication date: 1985-11-15

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее двунаправленный параллельный регистр, информационные входы-выходы первой и второй групп которого вл ютс соответственHq информационными входами-выходами первой и второй групп устройства. входы разрешени записи и чтени вл ютс соответственно входами Запись в пам ть и Чтение из пам ти устройства, вход выбора кристалла вл етс адресным входом устройства, отлич ающеес тем, что, с целью повьппени быстродействи устройства, оно содержит однонаправленный параллельньй регистр, информационные входы которого вл ютс адресными входами группы устройства, вход выбора кристалла объединен с входом выбора кристалла двунаправленного параллельного регистра, и элемент ИЛИ, выход которого подклюi чен к входу разрешени записи однона (Л правленного параллельного регистра, выходы которого вл ютс адресными выходами устройства, входы элемента ИЛИ объединены с входами разрешени записи и.чтени двунаправленного параллельного регистра. со со со

Description

Изобретение относится к вычислительной технике в частности к системам ввода-вывода информации в ЦВМ, и может быть использовано преимущественно в управляющих ЦВМ и микро-ЭВМ 5 реального времени, которым требуется большая производительность вывода информации.

Цель изобретения - повышение быстродействия устройства и расширение Ю его функциональных возможностей за счет использования шины адреса процессорной системы в качестве канала вывода информации.

На чертеже представлена схема 15 устройства, для ввода-вывода информации .

Устройство содержит двунаправленный параллельный регистр 1, информационные входы-выходы которого, 20 являющиеся информационными входамивыходами первой группы устройства, подключаются к шине 2 данных процессорной системы 3, а информационные входы—выходы второй группы, яв- 25 ляющиеся информационными входами-выходами второй группы устройства, служат для обмена информацией с внешними устройствами. Входы разрешения записи и чтения регистра 1, являю- 30 щиеся входами Запись в память 4 и Чтение' из памяти 5 устройства, подключаются к соответствующим линиям управления процессорной системы, а также соединены с входами элемен- j₅та ИЛИ 6, выход которого подключен к входу записи однонаправленного параллельного регистра 7. Информационные входа этого регистра, являюгдиеся входами адресной группы устройства,под- jq ключаются кшине 8 адреса процессорной< системы 3, кроме одного разряда 9, а информационные выходы, являющиеся выходами адресной группы устройства, служат для вывода информации во внеш-45 нее устройство. Входы выбора кристал

913 ла регистров 1 и 7 объединены и подключены к свободному адресному разряду 9.

В режиме вывода информации ЦП процессорной системы 3 выполняет операцию записи данных в запоминающее устройство, адрес ячейки которого определяется значением η-l разрядов выводимой информации по адресной шине 8 и единичным значением свободного адресного разряда 9 (п - разрядность шины адреса процессорной системы 3), который подключает к шине 8 адреса и ^-разрядной шине 2 данных регистры 7 и 1 соответственно, а также внутри процессорной системы 3 отключает от шины 2 данных все подключенные к ней устройства, кроме ЦП. При этом активизируется линия управления процессорной системы Запись в память 4, в которой формируется сигнал записи поступающей информации в регистр 1 и с помощью элемента ИЛИ 6 в регистр 7. В результате одновременно на выходах регистра 1 появляется m бит, а на выходах регистра 7 η-l бит информации. Следовательно производительность вывода информации увеличивается в (m+n-l)/m раз по сравнению с известным устройством, чем и достигается повышение быстродействия устройства.

В режиме ввода-вывода ЦП выполняет операцию чтения данных из запоминающего устройства с такой же адресацией, как и в режиме вывода. При этом активизируется линия управления процессорной системы Чтение из памяти 5, в которой формируется сигнал чтения данных из регистра 1 и с помощью элемента ИЛИ 6 сигнал записи поступающей информации в регистр 7. В результате одновременно на выходах регистра 7 появляется η-l бит, а на шину 2 данных поступает m бит информации.

Claims

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее двунаправленный параллельный регистр, информационные входы-выходы первой и второй групп которого являются соответствен· нр информационными входами-выходами первой и второй групп устройства, входы разрешения записи и чтения являются соответственно входами Запись в память и Чтение из памяти устройства, вход выбора кристалла яв· ляется адресным входом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит однонаправленный параллельный регистр, информационные входы которого являются адресными входами группы устройства, вход выбора кристалла объединен с входом выбора кристалла двунаправленного параллельного регистра, и элемент ИЛИ, выход которого подключен к входу разрешения записи однонаправленного параллельного регистра, выходы которого являются адресными выходами устройства, входы элемента ИЛИ объединены с входами разрешения записи и.чтения двунаправленного па- раллельного регистра.

1191