KR0172434B1 - 바이트단위로 레지스터를 제어하는 반도체 메모리 장치 - Google Patents

바이트단위로 레지스터를 제어하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR0172434B1
KR0172434B1 KR1019950041878A KR19950041878A KR0172434B1 KR 0172434 B1 KR0172434 B1 KR 0172434B1 KR 1019950041878 A KR1019950041878 A KR 1019950041878A KR 19950041878 A KR19950041878 A KR 19950041878A KR 0172434 B1 KR0172434 B1 KR 0172434B1
Authority
KR
South Korea
Prior art keywords
data
register
memory device
input
color
Prior art date
Application number
KR1019950041878A
Other languages
English (en)
Other versions
KR970029760A (ko
Inventor
이철하
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950041878A priority Critical patent/KR0172434B1/ko
Publication of KR970029760A publication Critical patent/KR970029760A/ko
Application granted granted Critical
Publication of KR0172434B1 publication Critical patent/KR0172434B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 그래픽기능을 가지는 듀얼포트 메모리에 관한 것으로, 특히 레지스터에 바이트정보를 직접적으로 입력시켜 별도의 회로추가없이 블럭라이트기능을 향상시킨 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 듀얼포트 메모리장치에서 고속의 리드/라이트동작을 효과적으로 수행하기 위해서 한번의 액세스사이클동안 한비트의 데이타를 액세스하지 않고, 블럭(8비트, 16비트 혹은 32비트단위)단위로 데이타를 액세스하는 블럭라이트수단이 있다. 상기 블럭라이트기능은 칼라레지스터를 통하여 이루어지는데, 종래기술의 경우 칼라레지스터 또는 매스크 레지스터에 저장된 데이타를 선택적으로 지속되어야 할때 매스컴수단이 구비되지 않아 별도의 로드칼라레지스터(load color resister)회로를 실행시켜야 한다. 이렇게 되면 매스컴수단과 로드칼라레지스터간의 호환성을 위한 별도의 제어회로들이 구비되어야 하고, 이에 따라 칩면적이 커지게 되며 또한 액세스과정이 복잡하게 된다.
3. 발명의 해결방법의 요지
복수개의 메모리뱅크들로 분할되고 각각의 메모리뱅크들은 다수의 메모리셀과, 상기 메모리뱅크를 구성하는 워드라인 및 비트라인쌍을 지정하는 로우 및 컬럼디코더와, 입력데이타를 버퍼링하는 데이타 입력버퍼와, 상기 데이타 입력버퍼의 출력에 응답하여 상기 데이타를 드라이빙하기 위한 라이트 드라이버와, 다수개의 입출력라인을 구비하여 한번의 액세스사이클동안 복수개의 데이타를 액세스하는 반도체 메모리장치에 있어서, 상기 데이타 입력버퍼내부에 다수개의 칼라레지스터와 다수개의 매스크레지스터를 구비하며 상기 레지스터들에 데이타로드를 결정하는 제어신호와 바이트단위의 액세스정보를 논리조합하여 선택적인 레지스터로드를 수행함을 특징으로 하는 반도체 메모리장치를 구현하므로써 별도의 로드칼라레지스터없이도 블럭라이트동작을 위한 매스컴동작이 원할하게 이루어진다.
4. 발명의 중요한 용도
바이트단위로 레지스터를 제어하는 반도체 메모리장치.

Description

바이트단위로 레지스터를 제어하는 반도체 메모리장치
제1도는 일반적인 듀얼포트 메모리의 입출력과정을 보여주는 개략적 블럭도.
제2도는 종래기술에 따른 데이타 입력버퍼의 상세회로도.
제3도는 상기 제2도의 제어신호 발생회로.
제4도는 본 발명의 실시예에 따른 데이타 입력버퍼의 상세회로도.
제5도는 상기 제4도의 제어신호 발생회로.
본 발명은 그래픽기능을 가지는 듀얼포트 메모리에 관한 것으로, 특히 레지스터에 바이트정보를 직접적으로 입력시켜 별도의 회로추가없이 블럭 라이트기능을 향상시킨 반도체 메모리장치에 관한 것이다.
그래픽환경을 수반하는 데스크탑(desktop) 혹은 포터블(potable) 컴퓨터들은 디스플레이(display)에 관련된 서브시스템(subsystem)을 구비하여야만 한다. 이러한 디스플레이관련 서브시스템이 전체 시스템에 차지하는 면적이 커지고, 상기 서브시스템과 타 회로들과의 호환성을 위한 여러 제어회로들이 추가되어야 하는 이유때문에 전체 시스템의 성능향상에 장애가 되고 있다. 이러한 그래픽기능을 가지는 메모리의 성능향상을 위하여 서브시스템을 대체하여 독자적인 디스플레이관련 메모리인 시리얼 레지스터(serial register)를 가지는 메모리장치가 구현되었다 이를 일컫어 듀얼포트 메모리(dual port memory) 혹은 멀티포트 메모리(multi port memory)라고 한다. 상기 듀얼포트 메모리에서는 짧은 시간내에 많은 데이타를 처리해야 하는데, 이를 위하여 인접한 메모리셀에 동일한 데이타정보를 저장하는 기능을 효율적으로 수행하기 위하여 블럭단위로 데이타를 처리하게 된다. 이러한 기능을 일컫어 블럭라이트(block write)라고 하고 상기 듀얼포트 메모리에 적용하여 사용하고 있다. 근래에 와서 듀얼포트 메모리형태이면서 아키텍쳐(architecture)를 윈도우(window)가 실행되는 메모리장치에 적합하도록 설계하여 성능을 크게 향상시킨 새로운 개념의 메모리장치에 대한 연구들도 꾸준히 진척되고 있다.
제1도는 일반적인 듀얼포트 메모리의 입출력과정을 보여주는 개략적 블럭도이다.
제1도를 참조하면, 메모리셀 어레이는 다수의 메모리뱅크(1-32)로 분할된다. 상기 메모리뱅크들(1-32)에는 각각 하나씩의 로우디코더(101-132)가 접속되고, 컬럼디코더(50)가 공통으로 접속된다. 상기 로우디코더들(101-132)로는 로우어드레스 RAi가 입력되고, 컬럼디코더로는 컬럼어드레스 CAi가 입력된다. 상기 로우디코더들(101-132)은 메모리뱅크들을 구성하는 소정의 워드라인을 활성화시키는 역할을 수행한다 또, 컬럼 디코더는 소정의 비트라인쌍상에 형성된 컬럼선택게이트의 제어신호인 컬럼선택신호로 전달하여 상기 비트라인쌍과 입출력라인쌍의 선택적인 접속을 제어한다. 상기 입출력라인쌍은 데이타라인쌍과 접속된다. 상기 데이타라인쌍은 일 방향으로 출력관련회로들의 입력단과 접속되고, 타방향으로는 입력관련회로들의 출력단과 접속된다. 상기 출력관련회로는 센스앰프(56)와 데이타 출력버퍼(58)가 대표적인 회로이고, 상기 입력관련회로는 데이타 입력버퍼(52)와 라이트 드라이터(54)가 대표적인 회로이다. 상기 데이타 출력버퍼의 출력단과 데이타 입력버퍼의 입력단은 데이타버스에 공통으로 접속된다.
제2도는 종래기술에 따른 데이타 입력버퍼의 상세회로도이다.
제2도를 구성하면, 입력데이타 Din은 레벨컨버터(60)의 입력단과 접속된다. 상기 레벨컨버터(60)의 출력단은 인버터(62)의 입력단과 접속되고, 상기 인버터(62)의 출력단은 전송게이트(66)의 입력단과 접속된다. 상기 전송게이트(66)의 출력단은 인버터(70)의 입력단과 접속되고, 상기 인버터(70)의 출력단은 칼라레지스터들(74, 76)의 입력단 및 매스크 레지스터(78)의 입력만에 공통으로 접속된다. 활성화신호 ψC는 인버터(64)의 입력단과 접속된다. 상기 활성화신호 ψC와 인버터(64)의 출력단은 상기 전송게이트(66)의 두 제어단자에 접속된다. 인버터(70)의 출력단은 인버터(72)의 입력단과 접속된다. 상기 인버터(72)의 출력단은 전송게이트(68)의 입력단과 접속되고, 상기 전송게이트(68)의 출력단은 전송게이트(66)의 출력단과 접속된다. 상기 활성화신호 ψC와 인버터(64)의 출력단은 상기 상기 전송게이트(68)의 두 제어단자에 접속된다. 상기 칼라레지스터들(74, 76)의 출력단 및 매스크 레지스터(78)의 출력단은 라이트 드라이버(54)의 입력단과 접속된다. 상기 칼라레지스터들(74, 76) 및 매스크레지스터(78)에는 제3도로 도시한 제어신호 발생회로의 출력인 제어신호들 CR0, CR1 및 MR0이 입력된다.
제3도는 종래기술에 따른 제어신호 발생회로의 회로도이다.
제어신호 발생회로(100a)에서는 상기 제2도를 구성하는 칼라레지스터들(74, 76)과 매스크레지스터(78)의 제어신호들 CR0, CR1, MR0이 출력된다.
상기 제1도, 제2도 및 제3도로 도시한 메모리장치에서 액세스과정 즉, 노멀 리드/라이트동작에 대해서는 당분야에 널리 알려져 있다.
상기 제1도 및 제2도의 구성을 지니는 듀얼포트 메모리장치에서 고속의 리드/라이트동작을 효과적으로 수행하기 위해서 한번의 액세스사이클 동안 한비트의 데이타를 액세스하지 않고, 블럭(8비트, 16비트 혹은 32비트단위 )단위로 데이타를 액세스하는 블럭라이트수단이 있다. 상기 블럭라이트기능은 제2도로 도시한 칼라레지스터를 통하여 이루어지는데, 종래기술의 경우 칼라레지스터 또는 매스크 레지스터에 저장된 데이타를 선택적으로 지속되어야 할때 매스컴수단이 구비되지 않아 별도의 로드칼라레지스터(load color resister)회로를 실행시켜야 한다. 이렇게 되면 매스컴수단과 로드칼라레지스터간의 호환성을 위한 별도의 제어회로들이 구비되어야 하고, 이에 따라 칩면적이 커지게 되며 또한 액세스과정이 복잡하게 된다.
따라서 본 발명의 목적은 고집적에 유리한 반도체 메모리장치를 제공하는데 있다.
본 발명의 다른 목적은 액세스과정을 간소화시켜 고속의 출력동작을 수행하는 반도체 메모리장치를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여 복수개의 메모리뱅크들로 분할되고 각각의 메모리뱅크들은 다수의 메모리실과, 상기 메모리뱅크를 구성하는 워드라인 및 비트라인쌍을 지정하는 로우 및 컬럼디코더와, 입력데이타를 버퍼링하는 데이타 입력버퍼와, 상기 데이타 입력버퍼의 출력에 응답하여 상기 데이타를 드라이빙하기 위한 라이트 드라이버와, 다수개의 입출력라인을 구비하여 한번의 액세스사이클동안 복수개의 데이타를 액세스하는 본 발명에 따른 반도체 메모리장치는, 상기 데이타 입력버퍼내부에 다수개의 칼라레지스터와 다수개의 매스크레지스터를 구비하며 상기 레지스터들에 데이타로드를 결정하는 제어신호와 바이트단위의 액세스정보를 논리조합하여 선택적인 레지스터로드를 수행함을 특징으로 한다.
이하 첨부된 도면을 사용하여 본 발명에 따른 반도체 메모리장치의 바람직한 실시예를 설명하겠다. 도면들증 동일한 구성을 지니거나 동일동작을 수행하는 회로들 및 소자들에 대해서는 가능한한 어느 곳에서든지 동일한 참조번호 및 동일참조부호를 사용하겠다.
제4도는 본 발명의 실시예에 따른 입력데이타버퍼의 상세회로도이다.
칼라레지스터들(75, 77) 및 매스크레지스터(79)로 입력되는 제어신호들 CR00, CR11, MR00을 제외하면 상기 제4도의 구성은 제2도로 도시한 종래의 데이타 입력버퍼와 동일하다 즉, 입력데이타 Din은 레벨컨버터(60)의 입력단과 접속된다. 상기 레벨컨버터(60)의 출력단은 인버터(62)의 입력단과 접속되고, 상기 인버터(62)의 출력만은 전송게이트(66)의 입력단과 접속된다. 상기 전송게이트(66)의 출력단은 인버터(70)의 입력단과 접속되고, 상기 인버터(70)의 출력단은 칼라레지스터들(75, 77)의 입력단및 매스크 레지스터(79)의 입력단에 공통으로 접속된다. 활성화신호 ψC는 인버터(64)의 입력단과 접속된다. 상기 활성화신호 DC와 인버터(64)의 출력단은 상기 전송게이트(66)의 두 제어단자에 접속된다. 인버터(70)의 출력단은 인버터(72)의 입력단과 접속된다. 상기 인버터(72)의 출력단은 전송게이트(68)의 입력단과 접속되고, 상기 전송,게이트(68)의 출력단은 전송게이트(66)의 출력단과 접속된다. 상기 활성화신호 ψC와 인버터(64)의 출력단은 상기 상기 전송게이트(68)의 두 제어단자에 접속된다. 상기 칼라레지스터들(75, 77)의 출력단 및 매스크 레지스터(79)의 출력단은 라이트 드라이버(54)의 입력단과 접속된다. 상기 칼라레지스터들(75, 77) 및 매스크레지스터(79)에는 제3도로 도시한 제어신호 발생회로의 출력인 제어신호들 CR00, CR11 및 MR00이 입력된다. 라이트 드라이버(54)의 입력단에는 라이트 인에이블신호 ψBE가 접속된다.
제5도는 본 발명에 따른 제어신호 발생회로의 회로도이다.
제어신호 발생회로(100b)에서는 제어신호들 CR0, CR1, MR0이 출력된다. 상기 제어신호들 CR0, CR1, MR0은 앤드게이트들(86, 88, 90)의 제1입력단들과 접속되고, 상기 앤드게이트들(86, 85, 90)의 제2입력단에는 바이트신호 BE가 공통으로 접속된다. 상기 앤드게이트들(86, 88, 90)의 출력단에서는 상기 제4도를 구성하는 칼라레지스터들(75, 77) 및 매스크 레지스터(79)의 제어신호들 CR00, CR11, MR00이 출력된다.
티티엘(TTL)레벨의 입력데이타 Din이 레벨컨버터(60)으로 입력되면, 상기 레벨컨버터(60)의 동작에 따라 씨모오스(CMOS)레벨로 변환된다 본 실시예에서 입력데이타 Din는 '하이'라고 가정한다. 따라서 인버터(62)의 출력은 '로우'가 된다 이어서 활성화신호 ψC가 '로우'상태로 인에이블되면, 전송게이트(66)은 턴온되고, 이에 따라 상기 인버터(62)의 출력은 상기 전송게이트(66)을 통하여 인버터(70)의 입력단으로 전송된다. 상기 인버터(70)의 출력은 칼라레지스터들(75, 77)과 매스크레지스터(79)에 저장된다. 한편 제5도의 제어신호 발생회로(100b)에서 제어신호들 CR0, CR1 및 MR0과, 도시하지 아니한 모드선택회로에서 출력되는 바이트신호 BE가 앤드게이트들(86, 88, 90)으로 전달되면, 상기 제어신호들 CR0, CR1 및 MR0과 바이트신호 BE는 논리조합되어 제어신호들 CR00, CR11 및 MR00이 출력된다. 이러한 제어신호들 CR00, CR11 및 MR00는 바이트정보를 포함하고 있으므로 블럭라이트동작을 실행하게 된다. 이러한 제어신호들 CR00, CR11 및 MR00은 제4도로 도시한 칼라레지스터(75, 77) 및 매스크레지스터(79)의 제어단자로 전달된다. 이렇게 되면 상기 칼라레지스터(75, 77) 및 매스크 레지스터(79)에 저장된 데이타들은 라이트 드라이버(54)로 전달된다. 이때 라이트 드라이버는 상기 입력버퍼(52)의 출력을 드라이빙하여 소정의 지정된 메모리셀로 전송하게 된다. 이때 블럭라이트동작을 실행하는 바이트 인에이블신호 ψEE가 전달되면 블럭라이트동작을 실행하게 된다.
상기 제4도 및 제5도로 도시한 본 발명의 실시예에 따르면, 블럭라이트동작시 종래기술에서 반드시 수행되어야 하는 로드칼라레지스터의 동작 없이도 바이트단위의 매스컴동작을 자체적으로 처리할 수 있게 된다. 이에 따라 블럭라이트동작이 간소하게 이루어지며 동시에 로드칼라레지스터가 차지하는 면적을 줄일 수 있게 된다. 따라서 본 발명의 실시예에 따른 반도체 메모리장치가 구현되므로써 입출력라인의 갯수가 많은 디바이스에서 블럭라이트동작시 레지스터의 매스컴을 간소화하여 시스템의 기능향상을 높일 수 있게 된다.

Claims (2)

  1. 복수개의 메모리뱅크들로 분할되고 각각의 메모리뱅크들은 다수의 메모리셀과, 상기 메모리뱅크를 구성하는 워드라인 및 비트라인쌍을 지정하는 로우 및 컬럼디코더와, 입력데이타를 버퍼링하는 데이타 입력버퍼와, 상기 데이타 입력버퍼의 출력에 응답하여 상기 데이타를 드라이빙 하기 위한 라이트 드라이버와, 다수개의 입출력라인을 구비하여 한번의 액세스사이클동안 복수개의 데이타를 액세스하는 반도체 메모리장치에 있어서, 상기 데이타 입력버퍼내부에 다수개의 칼라레지스터와 다수개의 매스크레지스터를 구비하며 상기 레지스터들에 데이타로드를 결정하는 제어신호와 바이트단위의 액세스정보를 논리조합하여 선택적인 레지스터로드를 수행함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 논리조합이 논리곱임을 특징으로 하는 반도체 메모리장치.
KR1019950041878A 1995-11-17 1995-11-17 바이트단위로 레지스터를 제어하는 반도체 메모리 장치 KR0172434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041878A KR0172434B1 (ko) 1995-11-17 1995-11-17 바이트단위로 레지스터를 제어하는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041878A KR0172434B1 (ko) 1995-11-17 1995-11-17 바이트단위로 레지스터를 제어하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970029760A KR970029760A (ko) 1997-06-26
KR0172434B1 true KR0172434B1 (ko) 1999-03-30

Family

ID=19434448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041878A KR0172434B1 (ko) 1995-11-17 1995-11-17 바이트단위로 레지스터를 제어하는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0172434B1 (ko)

Also Published As

Publication number Publication date
KR970029760A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP4128234B2 (ja) メモリ素子、処理システム、メモリ素子を制御する方法およびダイナミックランダムアクセスメモリを操作する方法
US5568428A (en) Memory device and serial-parallel data transform circuit
US7616518B2 (en) Multi-port memory device with serial input/output interface
US7990798B2 (en) Integrated circuit including a memory module having a plurality of memory banks
US20030031078A1 (en) Synchronous dynamic random access memory
JPH0522997B2 (ko)
EP0121726A2 (en) Multi-port memory cell and system
KR880000968A (ko) 반도체 기억장치
US20060023525A1 (en) Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface
US5239509A (en) Semiconductor memory device
JPH0757469A (ja) メモリ回路
JPH0315278B2 (ko)
KR0172434B1 (ko) 바이트단위로 레지스터를 제어하는 반도체 메모리 장치
KR100341343B1 (ko) 고속 액세스가 가능한 다이렉트형 감지 증폭기를 구비한 반도체 메모리
JP2535911B2 (ja) 半導体メモリ装置
KR100368117B1 (ko) 레이트 선택 동기 파이프라인 타입 반도체 메모리장치에서의 데이터 코히런시 유지방법 및 그에 따른데이터 코히런시 유지회로
US6219296B1 (en) Multiport memory cell having a reduced number of write wordlines
JP3565290B2 (ja) マルチポートメモリ
KR100367159B1 (ko) 반도체 메모리소자
US6499089B1 (en) Method, architecture and circuitry for independently configuring a multiple array memory device
JPH0329187A (ja) マルチポートｓｒａｍ
JPS6129486A (ja) 半導体記憶装置
KR0172369B1 (ko) 반도체 메모리장치
JP2708232B2 (ja) 半導体記憶装置
US5890215A (en) Electronic computer memory system having multiple width, high speed communication buffer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee