KR880000968A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR880000968A
KR880000968A KR1019870006200A KR870006200A KR880000968A KR 880000968 A KR880000968 A KR 880000968A KR 1019870006200 A KR1019870006200 A KR 1019870006200A KR 870006200 A KR870006200 A KR 870006200A KR 880000968 A KR880000968 A KR 880000968A
Authority
KR
South Korea
Prior art keywords
cell array
memory cell
port
row
units
Prior art date
Application number
KR1019870006200A
Other languages
English (en)
Other versions
KR910004053B1 (ko
Inventor
요시히로 다께마에
다까시 호리이
Original Assignee
야마모도 다꾸마
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880000968A publication Critical patent/KR880000968A/ko
Application granted granted Critical
Publication of KR910004053B1 publication Critical patent/KR910004053B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 멀티-억세스용 반도체 기억 장치를 나타낸 블록도. 제3도는 본 발명의 실시예를 나타내는 블록도. 제4도는 본 발명에 의한 메모리 셀의 판독모드 설명용 회로도.

Claims (8)

  1. 복수의 메모리셀 어레이 유니트들로 구성된 메모리셀 어레이와, 인접메모리 셀 어레이 유니트들간의 비트선들내에 삽입된 전송게이트들과, 상기 전송게이트들이 삽입된 비트선들의 양단들에 연결된 제1 및 제2 컬럼 데코더들과, 상기 메모리셀 어레이의 워드선들에 연결된 로우레코더들을 포함하고, 상기 로우 데코더는 동작가능하게 둘로 분할되기 쉽게 되어있고, 2조의 로우/컬럼 어드레스들이 상기 컬럼 데코더들과 상기 로우 데코더에 공급되고, 그에 의해서 상기 메모리셀 어레이로의 동기분리억세스가 상기 2조의 로우/컬럼 어드레스들에 의해서 행해지는 반도체 기억장치.
  2. 제1항에 있어서, 적어도 3개의 셀어레이 유니트들 이상으로 분할되고 전송게이트들을 거쳐서 좌측부에 2조, 우측부에 1조와 3조의 좌측단부와 1조의 우측단부와 중간부로 선택적으로 구획지워진 셀어레이가 설비되어 있는 것을 특징으로 하는반도체 기억장치.
  3. 제1항에 있어서, 양단들에 있는 셀어레이 유니트들은 버퍼로서 동작되기 쉽게 되어있고, 데이타가 로우 유니트에 준한 상기 셀어레이 유니트들간에 전송되는 것을 특징으로 하는 반도체 기억장치.
  4. 복수의 메모리셀 어레이 유니트들로 구성된 메모리셀과, 인접메모리셀 어레이 유니트들간의 비트선들내에 삽입된 전송게이트들과, 상기 전송게이트들이 삽입된 비트선들의 양단들에 연결된 제1및 제2컬럼 데코더들과, 상기 메모리셀 어레이의 워드선들에 연결된 로우 데코더와, 상기 로우 데코더를 2부분으로 선택적으로 분할되기 쉽게 되어있고, 제1-포트와 제2-포트 입력 어드레스들을 각각 입력하는 제1-포트와 제2-포트 로우 어드레스 버퍼들과 분리 컬럼 래치 어드레스 공급용 제1-포트와, 제2-포트 컬럼 어드레스 버퍼들을 포함하고, 조정단자들이 설비되어 있어, 상기 제1-포트와 상기 제2-포트가 동일 메모리셀 어레이 유니트를 각각 억세스할때 이 2개의 포트들 중의 어느 것이든 우선순위에 따라서 동작될 수 있는 반도체 기억장치.
  5. 제4항에 있어서, 비지출력단자가 설비되고, 동일 어레이 억세스를 수신하였을때 비지신호가 저위우선 순위포트에 출력되는 것을 특징으로 하는 반도체 기억장치.
  6. 우수의 복수의 메모리셀 어레이 유니트들로 구성된 메모리셀 어레이와, 인접메모리셀 어레이 유니트들간의 비트선들내에 삽입된 전송게이트들과, 상기 전송게이트들이 삽입된 비트선들의 양단에 연결되고, 양단들로부터의 컬럼 어드레스들에 의해서 입력되는 제1 및 제2 컬럼 데코더들과, 상기 메모리셀 어레이의 워드선들이 연결되고, 양단으로부터의 로우 어드레스들에 의해서 입력되고, 두 부분들로 선택적으로 구획지우기 쉽게 되어 있는 로우데코더를 포함하며, 상기 로우 데코더는 상기 2개의 포트들이 직접 억세스할 수 있는 양단들로부터 각 포트에 각각 가장 가까운 어레이유니트이며, 상기 가장 가까운 어레이 유니트들 이외의 어레이 유니트들은 스태크로서 사용할 수 있는 반도체 기억장치.
  7. 제6항에 있어서, 데이타전송이 직접 억세스할 수 있고, 스태크 셀 유니트들 사이에서, 외부 억세스에 의한 것이 아니고 상기 장치의 내부에서의 제어에 의해서 행해지는 반도체 기억장치.
  8. 제6항에 있어서, 데이타전송이 상기 메모리셀 어레이 유니트들의 리프레쉬 동작에 추가하여 행해질수 있는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870006200A 1986-06-19 1987-06-17 동시 이중 억세스 가능 반도체 기억장치 KR910004053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143532 1986-06-19
JP61143532A JPS63898A (ja) 1986-06-19 1986-06-19 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR880000968A true KR880000968A (ko) 1988-03-30
KR910004053B1 KR910004053B1 (ko) 1991-06-22

Family

ID=15340931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006200A KR910004053B1 (ko) 1986-06-19 1987-06-17 동시 이중 억세스 가능 반도체 기억장치

Country Status (5)

Country Link
US (1) US4819209A (ko)
EP (1) EP0251559B1 (ko)
JP (1) JPS63898A (ko)
KR (1) KR910004053B1 (ko)
DE (1) DE3783666T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565008B1 (ko) * 2000-02-01 2006-03-30 주식회사유한양행 4-하이드라지노-3-사이클로부텐-1,2-다이온 유도체 및이들의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
GB2216307B (en) * 1988-03-01 1992-08-26 Ardent Computer Corp Vector register file
US5257237A (en) * 1989-05-16 1993-10-26 International Business Machines Corporation SAM data selection on dual-ported DRAM devices
US4991142A (en) * 1989-07-20 1991-02-05 Samsung Semiconductor Inc. Dynamic random access memory with improved sensing and refreshing
KR920009059B1 (ko) * 1989-12-29 1992-10-13 삼성전자 주식회사 반도체 메모리 장치의 병렬 테스트 방법
US5023844A (en) * 1990-02-28 1991-06-11 Intel Corporation Six-way access ported RAM array cell
JPH04188489A (ja) * 1990-11-22 1992-07-07 Mitsubishi Electric Corp 記憶装置
KR940007640B1 (ko) * 1991-07-31 1994-08-22 삼성전자 주식회사 공통 입출력선을 가지는 데이타 전송회로
US5502683A (en) * 1993-04-20 1996-03-26 International Business Machines Corporation Dual ported memory with word line access control
JPH0729376A (ja) * 1993-07-14 1995-01-31 Ricoh Co Ltd 半導体メモリ装置及びデータ読み書き方法
JPH08180698A (ja) * 1994-12-22 1996-07-12 Toshiba Corp 半導体記憶装置
US5687132A (en) * 1995-10-26 1997-11-11 Cirrus Logic, Inc. Multiple-bank memory architecture and systems and methods using the same
US5844856A (en) * 1996-06-19 1998-12-01 Cirrus Logic, Inc. Dual port memories and systems and methods using the same
KR100427712B1 (ko) * 1996-12-31 2004-07-30 주식회사 하이닉스반도체 트윈컬럼디코더를갖는반도체메모리장치
JP2005259321A (ja) * 2004-03-15 2005-09-22 Nec Electronics Corp フレキシブル・マルチエリア・メモリ及び該メモリを用いた電子機器
JP5743045B2 (ja) * 2008-07-16 2015-07-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法
US20200125506A1 (en) * 2018-10-23 2020-04-23 Etron Technology, Inc. Superscalar Memory IC, Bus And System For Use Therein
US10740188B2 (en) 2018-12-07 2020-08-11 Winbond Electronics Corp. Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983544A (en) * 1975-08-25 1976-09-28 International Business Machines Corporation Split memory array sharing same sensing and bit decode circuitry
JPS58125293A (ja) * 1982-01-22 1983-07-26 Hitachi Ltd 半導体記憶装置
JPS59175090A (ja) * 1983-03-24 1984-10-03 Toshiba Corp 半導体記憶回路
JPS60696A (ja) * 1983-06-16 1985-01-05 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
US4623990A (en) * 1984-10-31 1986-11-18 Advanced Micro Devices, Inc. Dual-port read/write RAM with single array
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
US4758988A (en) * 1985-12-12 1988-07-19 Motorola, Inc. Dual array EEPROM for high endurance capability
US4742493A (en) * 1986-05-19 1988-05-03 Advanced Micro Devices, Inc. Multiple port memory array device including improved timing and associated method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565008B1 (ko) * 2000-02-01 2006-03-30 주식회사유한양행 4-하이드라지노-3-사이클로부텐-1,2-다이온 유도체 및이들의 제조 방법

Also Published As

Publication number Publication date
KR910004053B1 (ko) 1991-06-22
US4819209A (en) 1989-04-04
EP0251559B1 (en) 1993-01-20
DE3783666T2 (de) 1993-05-13
EP0251559A2 (en) 1988-01-07
JPS63898A (ja) 1988-01-05
DE3783666D1 (de) 1993-03-04
EP0251559A3 (en) 1990-07-18

Similar Documents

Publication Publication Date Title
KR880000968A (ko) 반도체 기억장치
US4542486A (en) Semiconductor memory device
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
KR850008569A (ko) 반도체 메모리장치
KR890012312A (ko) 반도체 기억장치
CN1118068C (zh) 寄存器文件读/写单元
JPH0522997B2 (ko)
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
US6661731B2 (en) Semiconductor memory, semiconductor integrated circuit and semiconductor mounted device
US4667310A (en) Large scale circuit device containing simultaneously accessible memory cells
KR890010915A (ko) 반도체 메모리
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR860002155A (ko) 반도체 장치
KR840006098A (ko) 듀얼 포오트형 반도체 기억장치
KR860006875A (ko) 반도체 장치
KR910017423A (ko) 반도체 메모리 장치
JP3715663B2 (ja) マルチポートメモリの列デコーダ配置構造
JP2973895B2 (ja) 半導体記憶装置
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR970051310A (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램
EP0578900B1 (en) Integrated CMOS static RAM
KR0172434B1 (ko) 바이트단위로 레지스터를 제어하는 반도체 메모리 장치
US5973986A (en) Memory device including a column decoder for decoding five columns
JP3198584B2 (ja) スタティック型半導体記憶装置
KR0172407B1 (ko) 반도체 메모리 장치의 라이트 드라이버 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee