KR860002155A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR860002155A
KR860002155A KR1019850005081A KR850005081A KR860002155A KR 860002155 A KR860002155 A KR 860002155A KR 1019850005081 A KR1019850005081 A KR 1019850005081A KR 850005081 A KR850005081 A KR 850005081A KR 860002155 A KR860002155 A KR 860002155A
Authority
KR
South Korea
Prior art keywords
row decoder
memory cell
semiconductor device
address
decoder system
Prior art date
Application number
KR1019850005081A
Other languages
English (en)
Other versions
KR890004473B1 (ko
Inventor
다까야수 사꾸라이
Original Assignee
사바 쇼오이징
가부시끼 가이샤 도오시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사바 쇼오이징, 가부시끼 가이샤 도오시바 filed Critical 사바 쇼오이징
Publication of KR860002155A publication Critical patent/KR860002155A/ko
Application granted granted Critical
Publication of KR890004473B1 publication Critical patent/KR890004473B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Abstract

내용 없음

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일실시예를 반도체장치의 일부를 나타낸 회로 구성도.
제 2 도는 제 1 도에 따른 타이밍 챠아트.
제 3 도는 본 발명이 내장된 반도체 칩을 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력어드레스버퍼 2 : 재충전어드레스발생기
3 : 어드레스멀티플렉서 4 : 출력회로
6 : 선충전회로 8 : 타이밍콘트롤러
10 : 누설감지회로 12 : 제 1 의 행디코더계
14 : 제 2 의 행디코더계 40, 42 : 행디코더계
51, 52 : 열디코더 LR, LR' : 행디코선
RD1∼RD1' : 행디코더 WL1∼WL4 : 워드선
MC1∼MC4, M11, M21 : 메모리셀 RL,: 비트선
DMC1, DMC2 : 보조메모리셀 DW1, DW2 : 보조워드선
SA : 감지증폭기 LS : 센스래치제어신호선
SE : 감지신호 CD : 열디코더
QB, B: 비트선택용트랜지스터 DL,: 데이터선
CB: 비트선용량 CR: 행디코더선의 용량
S1∼S1' : 스위치회로 øn, øR: 절환제어신호
øP: 선충전회로 구동신호 A, B : 어드레스신호

Claims (6)

  1. 메모리셀어레이와, 이 메모리셀어레이의 각 메모리셀에 접속되어 소정의 메모리셀을 선택하기 위한 어드레스신호를 전달하는 워드선, 선택된 상기 메모리셀의 데이터를 전달하는 비트선, 비트선과 접속되어 상기 데치터를 입출력하는 입출력회로를 구비한 반도체장치이 있어서, 메모리 셀어레이(MC1∼MC4, M11, M21)의 워드선(WL1∼WL4)을 선택하기 위한 행디코더선 및 행디코더를 가진 행디코더계(12, 13, 40, 42, 51, 52)를 다수 설치하고, 다수의 상기 행디코더계중 1계통을 선택하여 상기 워드선(WL1∼WL4)과의 접속상태로 설정하도록 구성된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 메모리셀은 재충전을 필요로 하는 메모리셀의 어레이인 것으로, 통상의 억세스동작을 위한 어드레스 입력을 디코딩하는 제1의 행디코더계(12,40)와 재충전동작을 위한 재충전어드레스를 디코딩하는 제2의 행디코더(14,72)를 구비하여서된 것인 반도체장치.
  3. 제1항에 있어서, 제1의 억세스 동작을 위한 어드레스를 디코딩하는 제1의 행디코더계(40, 51)와 제2의 억세스 동작을 위한 어드레스 입력을 디코딩하는 제2의 행디코더계(42,52)를 구비하여 이루어진 반도체 장치.
  4. 제2항에 있어서, 제1의 행디코더계(12,51) 및 제2의 행디코더계(14,52)는 워드선 양끝부분에 별도로 각각 설치되어 이루어진 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 행디코더계를 2개 설치하고, 한 쪽의 행디코더계(40,51)가 워드선을 구동제어하고 있는 사이에 다른쪽의 행디코더계(42,52)에서 다음번 워드선 구동을 위한 어드레스 디코딩을 행하도록 제어하게 되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 4 항에 있어서, 2개의 행디코더계(51, 52)가 워드선의 양끝부분에 별도로 배치되어 이루어진 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850005081A 1984-08-03 1985-07-16 반도체 장치 KR890004473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59163510A JPS6142795A (ja) 1984-08-03 1984-08-03 半導体記憶装置の行デコ−ダ系
JP59-163510 1984-08-03

Publications (2)

Publication Number Publication Date
KR860002155A true KR860002155A (ko) 1986-03-26
KR890004473B1 KR890004473B1 (ko) 1989-11-04

Family

ID=15775234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850005081A KR890004473B1 (ko) 1984-08-03 1985-07-16 반도체 장치

Country Status (5)

Country Link
US (1) US4866677A (ko)
EP (1) EP0170286B1 (ko)
JP (1) JPS6142795A (ko)
KR (1) KR890004473B1 (ko)
DE (1) DE3576754D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414393B1 (ko) * 2001-01-12 2004-01-07 강원도 고성군 해당화 차 및 음료의 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612614B2 (ja) * 1986-06-06 1994-02-16 日本電気株式会社 半導体集積回路
KR900006293B1 (ko) * 1987-06-20 1990-08-27 삼성전자 주식회사 씨모오스 디램의 데이터 전송회로
JPH01294295A (ja) * 1988-05-20 1989-11-28 Fujitsu Ltd パーシャル・ランダム・アクセス・メモリ
JPH0221490A (ja) * 1988-07-07 1990-01-24 Oki Electric Ind Co Ltd ダイナミック・ランダム・アクセス・メモリ
AU622490B2 (en) * 1988-10-31 1992-04-09 Raytheon Company Ferroelectric memory
US5265061A (en) * 1989-04-27 1993-11-23 Kabushiki Kaisha Toshiba Apparatus for preventing glitch for semiconductor non-volatile memory device
US5210701A (en) * 1989-05-15 1993-05-11 Cascade Design Automation Corporation Apparatus and method for designing integrated circuit modules
JP2596180B2 (ja) * 1990-05-28 1997-04-02 日本電気株式会社 半導体集積メモリ回路
WO1992009084A1 (en) * 1990-11-16 1992-05-29 Fujitsu Limited Semiconductor memory having high-speed address decoder
JP2556208B2 (ja) * 1991-03-19 1996-11-20 富士通株式会社 レベル変換回路
EP0698884A1 (en) * 1994-08-24 1996-02-28 Advanced Micro Devices, Inc. Memory array for microprocessor cache
JP2001052483A (ja) * 1999-08-06 2001-02-23 Mitsubishi Electric Corp 半導体記憶装置
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3726661B2 (ja) * 2000-09-01 2005-12-14 セイコーエプソン株式会社 半導体メモリ装置のリフレッシュ制御
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2366265C3 (de) * 1972-05-16 1981-07-16 Nippon Electric Co., Ltd., Tokyo Pufferschaltung
IT1041882B (it) * 1975-08-20 1980-01-10 Honeywell Inf Systems Memoria dinamica a semiconduttori e relativo sistema di recarica
US4044339A (en) * 1975-12-15 1977-08-23 Honeywell Inc. Block oriented random access memory
US4104719A (en) * 1976-05-20 1978-08-01 The United States Of America As Represented By The Secretary Of The Navy Multi-access memory module for data processing systems
JPS53148348A (en) * 1977-05-31 1978-12-23 Toshiba Corp Semiconductor dynamic memory unit
JPS5525860A (en) * 1978-08-15 1980-02-23 Toshiba Corp Memory system
US4203159A (en) * 1978-10-05 1980-05-13 Wanlass Frank M Pseudostatic electronic memory
US4330852A (en) * 1979-11-23 1982-05-18 Texas Instruments Incorporated Semiconductor read/write memory array having serial access
US4360903A (en) * 1980-09-10 1982-11-23 Mostek Corporation Clocking system for a self-refreshed dynamic memory
JPS5771574A (en) * 1980-10-21 1982-05-04 Nec Corp Siemconductor memory circuit
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
US4723226A (en) * 1982-09-29 1988-02-02 Texas Instruments Incorporated Video display system using serial/parallel access memories
JPS5960793A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 半導体メモリ
JPS5998365A (ja) * 1982-11-27 1984-06-06 Shigeto Suzuki 複数同時アクセス型記憶装置
JPS59119592A (ja) * 1982-12-27 1984-07-10 Toshiba Corp ダイナミツクｒａｍ
JPS59175090A (ja) * 1983-03-24 1984-10-03 Toshiba Corp 半導体記憶回路
US4658377A (en) * 1984-07-26 1987-04-14 Texas Instruments Incorporated Dynamic memory array with segmented bit lines
US4623990A (en) * 1984-10-31 1986-11-18 Advanced Micro Devices, Inc. Dual-port read/write RAM with single array
JPS61160898A (ja) * 1985-01-05 1986-07-21 Fujitsu Ltd 半導体記憶装置
US4740923A (en) * 1985-11-19 1988-04-26 Hitachi, Ltd Memory circuit and method of controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414393B1 (ko) * 2001-01-12 2004-01-07 강원도 고성군 해당화 차 및 음료의 제조방법

Also Published As

Publication number Publication date
JPS6142795A (ja) 1986-03-01
EP0170286A3 (en) 1987-10-07
US4866677A (en) 1989-09-12
EP0170286A2 (en) 1986-02-05
KR890004473B1 (ko) 1989-11-04
JPH041955B2 (ko) 1992-01-14
DE3576754D1 (de) 1990-04-26
EP0170286B1 (en) 1990-03-21

Similar Documents

Publication Publication Date Title
KR860002155A (ko) 반도체 장치
US5036491A (en) Multiport semiconductor memory including an address comparator
JPH0522997B2 (ko)
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
US4554645A (en) Multi-port register implementation
KR860003603A (ko) 반도체 메모리
US5808933A (en) Zero-write-cycle memory cell apparatus
RU2089943C1 (ru) Постоянное запоминающее устройство
EP0260578A2 (en) Memory device having multiplexed twin i/o line pairs
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
TWI306604B (en) Methods and apparatus for reading a full-swing memory array
KR880000968A (ko) 반도체 기억장치
KR870009395A (ko) 불휘발성 메모리 회로
KR910014937A (ko) 반도체 기억장치
KR960030409A (ko) 반도체 기억장치
JP2006147145A (ja) 半導体メモリ装置の配置方法
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
US5646893A (en) Segmented read line circuit particularly useful for multi-port storage arrays
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR960026781A (ko) 반도체 기억장치
US4723228A (en) Memory decoding circuit
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
US6072713A (en) Data storage circuit using shared bit line and method therefor
KR960030245A (ko) 반도체 기억장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee