KR960026781A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR960026781A
KR960026781A KR1019950046691A KR19950046691A KR960026781A KR 960026781 A KR960026781 A KR 960026781A KR 1019950046691 A KR1019950046691 A KR 1019950046691A KR 19950046691 A KR19950046691 A KR 19950046691A KR 960026781 A KR960026781 A KR 960026781A
Authority
KR
South Korea
Prior art keywords
array
memory
register
memory cell
data
Prior art date
Application number
KR1019950046691A
Other languages
English (en)
Other versions
KR0180065B1 (ko
Inventor
다케히로 하세가와
유키히토 오와키
히토시 구야마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960026781A publication Critical patent/KR960026781A/ko
Application granted granted Critical
Publication of KR0180065B1 publication Critical patent/KR0180065B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G11C11/4045—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell using a plurality of serially connected access transistors, each having a storage capacitor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 메모리셀 유니트내의 데이터를 낭비하는 시간 없이 독출할 수 있고, 소비전력의 감소 및 페이지길이의 확대를 도모할 수 있는 반도체 기억장치를 제공한다.
본 발명은, 복수의 메모리셀이 직렬로 접속된 NAND셀이 어레이상으로 배치되고, 동일 디코더로 워드선이 구동되는 메모리어레이(10)와, 2개의 비트선쌍마다 감지증폭기가 설치되고, 메모리셀로부터 데이터를 독출하기 위한 감지증폭기 어레이(12) 및, 감지증폭기로 독출된 데이터를 각각 준비하는 레지스터로 이루어진 레지스터 어레이(13)를 구비한 반도체 기억장치에 있어서, 감지증폭기 어레이(12) 및 레지스터 어레이(13)는 2개의 블록(A, B)으로 분할되면서, 분할된 블록(A, B)을 독립으로 제어하고, 각각의 블록(A, B)마다 레지스터로부터 독립으로 데이터를 독출하는 제어회로(20)를 갖춘 것을 특징으로 한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 기억장치의 개략구성을 도시한 블록도, 제2도는 제1실시예에서의 메모리 어레이와 감지증폭기 및 레지스터의 구체적인 회로구성도.

Claims (6)

  1. 복수의 메모리셀이 직렬로 접속된 메모리셀 유니트가 어레이상으로 배치되고, 동일 디코더로 워드선이 구동되는 메모리 어레이 또는 동일의 행어드레스로 동작하는 복수의 디코더로 구동되는 복수의 메모리 어레이와, 한 쌍 또는 복수 쌍의 비트선마다 감지증폭기가 설치되어 상기 메모리셀로부터 데이터를 독출하기 위한 감지증폭기 어레이 및, 상기 감지증폭기로 독출된 데이터를 각각 저장하는 레지스터로 이루어진 레지스터 어레이를 구비하여 이루어지고, 상기 감지증폭기 어레이 및 레지스터 어레이는 복수의 블록으로 분할되고, 분할된 블록을 독립적으로 제어하여 각각의 블록마다상기 레지스터로부터 독립적으로 데이터를 독출하는 제어회로를 갖춘 것을 특징으로 하는 반도체 기억장치.
  2. 복수의 메모리셀이 직렬로 접속된 메모리셀 유니트가 어레이상으로 배치되고, 동일 디코더로 워드선이 구동되는 메모리 어레이 또는 동일의 행어드레스로 동작하는 복수의 디코더로 구동되는 복수의 메모리 어레이와, 한 쌍 또는 복수 쌍의 비트선마다 감지증폭기가 설치되어 상기 메모리셀로부터 데이터를 독출하기 위한 감지증폭기 어레이 및, 상기 감지증폭기로서 독출된 데이터를 각각 저장하는 레지스터로 이루어진 레지스터 어레이를 구비하여 이루어지고, 상기감지증폭기 어레이 및 레지스터 어레이는 복수의 블록으로 분할되고, 행어드레스 및 열어드레스는 특히 상기 각 블록마다 레지스터를 선택하는 어드레스를 입력하는 수단을 갖추어 상기 각 블록의 레지스터로부터 독립적으로 데이터를 독출하는 제어회로를 갖춘 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항에 있어서, 상기 레지스터는 독출된 메모리셀 유니트의 데이터를 일시적으로 기억하는 수단과 함께,상기 메모리셀 유니트에 데이터를 되돌리지 않고 데이터를 외부로 독출하는 수단으로서 이용하는 것을 특징으로 하는 반도체 기억장치.
  4. 비트선과 워드선의 각 교차부에 메모리셀이 설치되고, 동일 디코드로 워드선이 구동되는 메모리 어레이 또는 동일의 행어드레스로 동작하는 복수의 디코더로 구동되는 복수의 메모리 어레이와, 상기 비트선의 복수쌍마다 하나의감지증폭기가 설치되어 상기 메모리셀로부터 데이터를 독출하기 위한 감지증폭기 어레이 및, 상기 각 비트선쌍과 해당 비트선쌍에 대응하는 감지증폭기어레이 및, 상기 각 비트선쌍과 해당 비트선쌍에 대응하는 감지증폭기 사이에 각각 스위치소자가 설치되고, 각각의 감지증폭기에 각각 한 쌍의 비트선을 접속하는 스위치 어레이를 구비하여 이루어지며, 상기 스위치 어레이 및 감지증폭기 어레이는 복수의 블록으로 분할되고, 분할된 각각의 블록을 독립적으로 제어하여 각각의 블록마다 데이터를 독립으로 독출하는 제어회로를 갖춘 것을 특징으로 하는 반도체 기억장치.
  5. 비트선과 워드선의 각 교차부에 메모리셀이 설치되고, 동일 디코더로 워드선이 구동되는 메모리 어레이 또는 동일의 행디코더로 동작하는 복수의 디코더로 구동되는 복수의 메모리 어레이와, 상기 비트선의 복수쌍마다 하나의 감지증폭기가 설치되어 상기 메모리셀로부터 데이터를 독출하기 위한 감지증폭기, 상기 각 비트선쌍과 해당 비트선쌍에 대응하는 감지증폭기 사이에 각각 스위치소자가 설치되고, 각각의 감지증폭기에 각각 한 쌍의 비트선을 접속하는 스위치 어레이 및, 상기 감지증폭기로 독출된 데이터를 각각 저장하는 레지스터로 이루어진 레지스터 어레이를 구비하여 이루어지고, 상기 감지증폭기 어레이 및 레지스터 어레이는 복수의 블록으로 분할되고, 분할된 블록을 독립으로 제어하여 각각의블록마다 상기 레지스터로부터 데이터를 독립으로 독출하는 제어회로를 갖춘 것을 특징으로 하는 반도체 기억장치.
  6. 제2항에 있어서, 상기 레지스터는 독출된 메모리셀 유니트의 데이터를 일시적으로 기억하는 수단과 함께,상기 메모리셀 유니트에 데이터를 되돌리지 않고 데이터를 외부로 독출하는 수단으로서 이용하는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046691A 1994-12-07 1995-12-05 반도체 기억장치 KR0180065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-304039 1994-12-07
JP6304039A JPH08167285A (ja) 1994-12-07 1994-12-07 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960026781A true KR960026781A (ko) 1996-07-22
KR0180065B1 KR0180065B1 (ko) 1999-03-20

Family

ID=17928322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046691A KR0180065B1 (ko) 1994-12-07 1995-12-05 반도체 기억장치

Country Status (3)

Country Link
US (1) US5654912A (ko)
JP (1) JPH08167285A (ko)
KR (1) KR0180065B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016288A (ko) * 1992-12-25 1994-07-22 오가 노리오 반도체메모리 및 그 선별방법
JP3099931B2 (ja) * 1993-09-29 2000-10-16 株式会社東芝 半導体装置
DE69514793T2 (de) * 1995-08-03 2000-06-29 St Microelectronics Srl Stromdetektorschaltung
JP3299900B2 (ja) * 1996-12-27 2002-07-08 シャープ株式会社 不揮発性メモリ及びその動作方法
JP3492168B2 (ja) * 1997-10-21 2004-02-03 シャープ株式会社 不揮発性半導体記憶装置
JP2000011640A (ja) * 1998-06-23 2000-01-14 Nec Corp 半導体記憶装置
TW504694B (en) 2000-01-12 2002-10-01 Hitachi Ltd Non-volatile semiconductor memory device and semiconductor disk device
KR100481857B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
KR20100042072A (ko) * 2008-10-15 2010-04-23 삼성전자주식회사 반도체 메모리 장치
US8296628B2 (en) * 2009-03-06 2012-10-23 Texas Instruments Incorporated Data path read/write sequencing for reduced power consumption
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
US9116781B2 (en) * 2011-10-17 2015-08-25 Rambus Inc. Memory controller and memory device command protocol

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
JP3322936B2 (ja) * 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
JP3302726B2 (ja) * 1992-07-31 2002-07-15 株式会社東芝 半導体記憶装置
JPH06302189A (ja) * 1993-02-22 1994-10-28 Toshiba Corp 半導体記憶装置
JP3237971B2 (ja) * 1993-09-02 2001-12-10 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
KR0180065B1 (ko) 1999-03-20
JPH08167285A (ja) 1996-06-25
US5654912A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
KR970071789A (ko) 반도체 기억 장치
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
KR960008833A (ko) 반도체 기억 장치
KR920020495A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR850008569A (ko) 반도체 메모리장치
KR940002864A (ko) 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
KR890005993A (ko) 프로그래블 로직디바이스
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR950030151A (ko) 반도체 기억장치
KR960006039A (ko) 반도체 기억 장치
KR960026781A (ko) 반도체 기억장치
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR950015389A (ko) 반도체 메모리 장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR960032497A (ko) 불휘발성 반도체 기억 장치
KR930022206A (ko) 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리
KR980700664A (ko) 레지스터 파일 판독/기록 셀(Register file read/write cell)
KR960035627A (ko) 고속의 반도체 메모리 시스템
KR860002155A (ko) 반도체 장치
KR880000968A (ko) 반도체 기억장치
KR910020724A (ko) 반도체 기억장치
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR940003040A (ko) 반도체 기억장치와 그 동작방법
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee